黄娟

作品数：9被引量：22H指数：3
导出分析报告
供职机构：中国科学院电子学研究所更多>>
发文主题：FPGA现场可编程门阵列布线算法可编程逻辑阵列毛刺更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《计算机辅助设计与图形学学报》《计算机应用研究》《电子与信息学报》《太赫兹科学与电子信息学报》更多>>
所获基金：国家自然科学基金全球变化研究国家重大科学研究计划国家科技重大专项国家重点基础研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-9
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
拆分粒度对FPGA可拆分逻辑结构性能的影响
《太赫兹科学与电子信息学报》2017年第2期307-312,共6页徐宇 林郁 江政泓 杨立群 黄志洪 黄娟 杨海钢 
可编程逻辑块是现场可编程门阵列(FPGA)的核心组成部分(主要由查找表(LUT)和寄存器构成),它的内部结构设计一直是研究的重要方向。可拆分逻辑结构给电路实现带来了灵活性。本文以6-LUT作为研究对象,从拆分粒度的角度出发,研究不同的可...
关键词：现场可编程门阵列 可拆分逻辑 查找表(LUT) 可拆分因子 
一种考虑空间关联工艺偏差的统计静态时序分析方法被引量：1
《电子与信息学报》2015年第2期468-476,共9页喻伟 杨海钢 刘洋 黄娟 蔡博睿 陈锐 
国家科技重大专项(2013ZX03006004);国家自然科学基金(61106033)资助课题
为了准确评估工艺参数偏差对电路延时的影响,该文提出一种考虑空间关联工艺偏差的统计静态时序分析方法。该方法采用一种考虑非高斯分布工艺参数的二阶延时模型,通过引入临时变量,将2维非线性模型降阶为1维线性模型;再通过计算到达时间...
关键词：集成电路 统计静态时序分析 空间关联 非高斯非线性 工艺偏差 延时模型 
基于PathFinder和拆线-重布的FPGA时序布线算法被引量：5
《计算机辅助设计与图形学学报》2014年第1期138-145,共8页刘洋 杨海钢 喻伟 崔秀海 黄娟 
国家自然科学基金(61106033);国家科技重大专项(2013ZX03006004)
为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网采用PathFinder...
关键词：FPGA 时序布线 柝线一萤布 增量布线 关键摩 
针对递归函数的高级综合编译优化算法被引量：2
《计算机辅助设计与图形学学报》2013年第10期1557-1565,共9页张茉莉 杨海钢 刘峰 黄娟 崔秀海 
国家“九七三”重点基础研究发展计划项目(2011CB933202);国家自然科学基金(61106033)
为了消除高级综合中的递归函数调用,提出一种基于函数调用图(FCG)和分支决策的编译优化算法.首先在LLVM编译器架构下给出FCG的中间结构,将递归调用转换为非递归函数的嵌套调用,然后借助决策树的构造规则去除函数体中的分支判断及未调用...
关键词：高级综合 递归函数 编译优化 函数调用图 决策树 
基于关键路径的三模冗余表决器插入算法被引量：7
《电子与信息学报》2012年第2期487-492,共6页谭宜涛 杨海钢 黄娟 郝亚男 崔秀海 
国家重大科学研究计划(2011CB933202)资助课题
在FPGA的三模冗余设计中,寄存器的反馈环路会导致错误持续出现,严重影响三模冗余的容错性能,因此需要在寄存器的反馈环路上插入表决器。该文首次提出了一种针对映射后网表进行三模冗余设计的方法,同时提出了基于关键路径的表决器插入算...
关键词：FPGA 三模冗余 表决器插入 映射后网表 关键路径 
防火墙寄存器技术的FPGA低功耗布线算法研究被引量：1
《计算机应用研究》2011年第8期2954-2957,共4页黄娟 杨海钢 谭宜涛 崔秀海 李威 
国家重大科学研究计划资助项目(2011CB933202)
针对减少毛刺能够有效地降低电路功耗,提出了一种基于防火墙寄存器技术的FPGA低功耗布线算法。在布线过程中,一方面运用算法增加防火墙寄存器滤掉毛刺;另一方面通过修改代价函数,动态地调节输入信号的路径,使信号到达查找表输入端的时...
关键词：FPGA 防火墙寄存器 低功耗布线 毛刺 查找表 
可编程逻辑阵列减少毛刺的低功耗布线算法被引量：4
《计算机辅助设计与图形学学报》2010年第10期1664-1670,共7页黄娟 杨海钢 李威 谭宜涛 崔秀海 
随着集成电路工艺的进步和集成度的提高,功耗成为制约FPGA发展的主要问题.为此提出一种减少毛刺的FPGA低功耗布线算法.通过修改代价函数,在布线过程中动态地调节信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而减少毛刺,降...
关键词：FPGA 低功耗布线 毛刺 代价函数 动态功耗 
基于单驱动和多驱动通道形式组合的FPGA互连结构研究被引量：1
《电子与信息学报》2010年第8期2023-2027,共5页李威 杨海钢 黄娟 
单驱动实现和多驱动实现是FPGA中单向互连通道的两种实现形式。该文讨论了二者在版图面积、延时等方面的差异,以及它们各自对通道结构的限制。提出在互连结构中将两种实现形式进行组合。并给出一种有效的结构设计方法,通过两级优化得到...
关键词：FPGA 互连结构 单驱动实现 多驱动实现 面积延时积 
可编程逻辑阵列分段递进优化布局算法研究被引量：1
《电子与信息学报》2010年第6期1395-1400,共6页崔秀海 杨海钢 龚萧 黄娟 谭宜涛 
为了提高FPGA（Field Programmable Gate Array）的布通率并优化电路的连线长度,在模拟退火算法的基础上,该文提出一种新的FPGA布局算法。该算法在不同的温度区间采用不同的评价函数,高温阶段采用半周长法进行快速优化布局,低温阶段在...
关键词：FPGA 布局 评价函数 布通率 模拟退火 VPR(Versatile PLACE and Route) 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部