曾浩

作品数：33被引量：236H指数：8
导出分析报告
供职机构：电子科技大学更多>>
发文主题：数字示波器数字存储示波器多通道示波器采样率更多>>
发文领域：自动化与计算机技术电子电信电气工程机械工程更多>>
发文期刊：《电子质量》《仪器仪表学报》《计量学报》《世界电子元器件》更多>>
所获基金：国家自然科学基金中央高校基本科研业务费专项资金教育部“新世纪优秀人才支持计划”国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
数字示波器的增益自校正被引量：2
《电子测量技术》2020年第8期175-178,188,共5页丁浩 康云 赵佳 曾浩 
数字示波器作为一种通用测试测量仪器,自动校正是其必不可少的功能,是实现精确测量的基础。在传统的手动校正垂直灵敏度方法的基础上,提出了一种以偏置电压为内部校正源的方法,实现数字示波器增益自动校正功能,从而解脱人为操作,简化校...
关键词：垂直灵敏度 偏置电压 增益自动校正 
电子信息类研究生综合实践平台开发与教学设计被引量：5
《实验室研究与探索》2020年第1期178-181,260,共5页黄武煌 叶芃 邱渡裕 杨扩军 蒋俊 张沁川 曾浩 郭连平 袁渊 潘卉青 
国家自然科学基金项目(61671114、61701077);电子科技大学全日制专业学位研究生实验实践平台建设计划项目(2016ZYXW SJPT011);四川省研究生教育改革创新项目(川学位[2014]1号)。
为了切实提升电子信息类研究生的实践教学质量,分析了该类专业课程的公共核心内容,开发了一套以工程创新应用为导向的研究生综合实践平台。以实例的形式从理论验证与工程创新应用相结合的思路设计了系统的实践课程体系,并从工程需求引...
关键词：研究生培养 综合实践平台开发 课程设计 教学方式 
基于有载品质因数的低抖动时钟电路研究被引量：4
《仪器仪表学报》2015年第7期1584-1591,共8页邱渡裕 田书林 谭峰 曾浩 
国家自然科学基金(61301263);中央高校基本科研基金(A03008023801080;ZYGX2014J067)项目资助
抖动作为衡量时钟信号质量的重要指标,对电子系统的性能具有重要意义。数据采集系统要获得良好的信噪比,就必须要有高性能低抖动的时钟信号。本文应用相位噪声与抖动的关系,同时结合相位噪声Leeson模型,研究了时钟信号发生电路的抖动及...
关键词：相位噪声 低抖动时钟 有载品质因数 
基于并行结构的随机等效时间采样技术研究与实现被引量：18
《仪器仪表学报》2014年第7期1669-1675,共7页邱渡裕 田书林 叶芃 潘卉青 曾浩 
国家自然科学基金(61301263);高等学校博士学科点专项科研基金(20120185130002)资助项目
传统的随机等效采样方法随着水平扫描速度增加,在时间观察窗口变窄的情况下,充分重构波形需要花费很长时间。在随机等效采样的理论基础上,分析了决定等效采样率的2个关键环节——ADC实时采样率和内插倍数,提出了一种基于并行采样结构的...
关键词：等效取样 并行采样 时间间隔测量 高速触发 
基于TIADC的20 GS/s高速数据采集系统被引量：63
《仪器仪表学报》2014年第4期841-849,共9页杨扩军 田书林 蒋俊 曾浩 
国家自然科学基金(61301263);中央高校基本科研基金(A03007023801217;A03008023801080)资助项目
基于4片5GS/s的TIADC结构设计了20 GS/s高速数据采集系统,将之应用于数字示波器上。采用4片FPGA接收和存储采样数据的架构降低了系统成本,对多FPGA之间数据存储的同步问题进行了分析,并提出了基于TDC的同步解决方案;提出了基于正弦拟合...
关键词：数据采集 数据同步 正弦拟合 并行采集 TIADC 
一种高速并行采样实时校正方法研究被引量：6
《电子学报》2013年第1期166-170,共5页叶芃 曾浩 田书林 向川云 潘卉青 王厚军 
中央高校基本科研基金(No.A03007023801217;No.A03008023801080)
并行交替采样带来的非均匀误差严重影响采集性能。本文建立了并行交替采集系统的数学模型,实现了一种幅度非均匀误差校正的归一化算法,在误差校正系统中引入可程控参考校正源,再利用查表法同时校正系统的偏置和增益失配误差,然后对时间...
关键词：并行交替采样 实时校正 时间非均匀 幅度非均匀 
10 Gsps数字三维示波器关键技术研究被引量：11
《仪器仪表学报》2012年第12期2688-2696,共9页叶芃 曾浩 潘卉青 曹玲 
中央高校基本科研基金(A03007023801217;A03008023801080)资助项目
数字三维示波器不仅能捕获和显示信号的时间-幅度信息,而且能够以不同的辉度等级或颜色显示事件出现概率。系统采用自适应非均匀综合校正方法实现10 Gsps实时采样;采用实时数字频率补偿方法实现带宽1 GHz模拟通道;采用多体交叉三维映射...
关键词：数字三维示波器 自适应非均匀综合校正 频域补偿 波形捕获率 
基于FPGA的DDR2深存储设计被引量：1
《自动化信息》2011年第8期25-27,共3页李修一 王厚军 曾浩 
高存储深度是高端数字存储示波器的发展方向之一，应用DDR2存储器能够提高数字示波器的存储深度。本文中，设计并实现了采角IGbitDDR2的最大存储深度为256MB的深存储系统，作者介绍了利用MIG软件工具在Xilinx的Spartan一6系列FPGA中实现...
关键词：深存储 DDR2 内存管理模块 数字存储示波器 
基于高速串行ADC的并行采集模块设计被引量：7
《电子测量技术》2011年第9期101-105,共5页张品 叶芃 曾浩 
串行总线技术可以获得更高的性能,具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域。基于高速串行LVDS输出的ADC利用时间交替并行采样技术设计实现了1个并行采集模块,主要阐述了采样时钟的相移设计与2 GSPS采样率的实现...
关键词：高速串行传输 模数转换器 采样时钟 串并转换器 ISERDES2 
实时校正时间误差的Farrow结构滤波器设计被引量：5
《电子测量技术》2011年第8期27-30,共4页秦小芳 龙兵 曾浩 潘卉青 
实现1种基于Farrow结构分数时延(Fractional Delay,FD)滤波器对并行采样中时间非均匀误差的实时校正。采用优化设计的方法,求解Farrow结构FD滤波器的各子滤波器系数,在尽可能资源消耗少的情况下,使设计偏差较小,保证后续时延误差估计和...
关键词：FARROW结构 FD滤波器 FPGA 最优化方法 VERILOG HDL 
全选清除导出
共4页<1234>
检索报告 对象比较 聚类工具 使用帮助 返回顶部