时钟控制

作品数：58被引量：44H指数：3
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：张泽鹏魏榕山王珏于静赵振宇更多>>
相关机构：西门子股份公司电子科技大学国防科学技术大学株式会社半导体能源研究所更多>>
相关期刊：更多>>
相关基金：国家自然科学基金住房和城乡建设部科学技术计划项目国家高技术研究发展计划辽宁省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于全自旋逻辑器件的三输入奇偶校验器设计及其时钟控制方法
《纳米技术》2024年第2期13-22,共10页李佳起 
目前已有的奇偶校验器一般是基于CMOS器件技术来构造的,具有功耗高、版图面积大等问题。而自旋电子器件是利用电子自旋来表征信息,具有超低功耗、抗辐射、非易失性等优点,适用于构建逻辑电路。鉴于此,本文根据全自旋逻辑器件构建了三输...
关键词：全自旋逻辑 时钟控制 奇偶校验器 
基于自适应占空比调整的Buck-Boost型DC-DC变换器瞬态响应增强方法被引量：2
《北京理工大学学报》2023年第9期979-987,共9页郭仲杰 邱子忆 李梦丽 卢沪 刘楠 
国家自然科学基金面上项目(62171367);陕西省重点研发计划项目(2021GY-060);陕西省创新能力支撑计划项目(2022TD-39)。
针对传统脉冲宽度调制(PWM)峰值电流模的DC-DC变换器面临的瞬态响应能力有限的问题,提出了一种应用于Buck-Boost型变换器的瞬态响应增强方法,通过自适应时钟控制和DAC输出可变基准电压共同作用使得占空比迅速饱和,进一步提升了电感电流...
关键词：DC-DC变换器 瞬态响应 快速瞬态检测 自适应时钟控制 
基于时钟同步迭代算法的智能测速传感器设计被引量：1
《自动化与仪器仪表》2022年第12期250-254,共5页卜文锐 
陕国职院(2018)05号《TensorFlow框架人工智能研究与开发》(Gfy18-16);陕西省国家“双高计划”建设学校课程思政与项研究课题《人工智能技术课程思政研究与实践》(SGKCSZ2020-970)。
智能测速传感器的时钟同步性控制是提高测速准确性的关键,提出基于时钟同步迭代算法的智能测速传感器设计方法,采用三端结构和与CMOS兼容性测试的方法,结合时钟同步迭代方法进行智能测速传感跟踪识别,通过状态估计值计算智能测速传感器...
关键词：时钟同步迭代 智能测速 传感器 时钟控制 
年度技术创新
《微型计算机》2022年第24期26-29,共4页
AMD锐龙76800U处理器1 AMD今年罕见地为锐龙6000系列移动处理器的Zen 3+架构提供了50项有关能耗方面的改进,其技术细节包括“CPU峰值电流控制”“针对线程的CPPC技术”“针对每个线程的功率和时钟控制”“SoC层级的能耗控制”等。Zen 3...
关键词：时钟控制 线程 移动处理器 AMD 能耗控制 技术细节 峰值电流控制 能效水平 
基于缓冲器拓扑的低偏斜时钟树算法研究
《集成电路应用》2022年第8期24-27,共4页董辰 
阐述一种基于迷宫布线算法的时钟树生成算法,该算法集成了缓冲器插入、缓冲器驱动能力和拓扑生成,并能够考虑一般缓冲器插入位置,以实现稳健的时钟偏斜控制。探讨用于预估延迟和斜率的准确时序分析引擎以及用于在时钟树综合期间更好地...
关键词：集成电路设计 布线算法 时钟控制 缓冲器 驱动能力 
一种用于开关电容阵列采样时钟控制的延迟锁相环
《中国集成电路》2020年第9期29-34,63,共7页王艳 高超嵩 黄光明 孙向明 
国家自然科学基金青年项目(11805080);国家重点研发计划项目(2016YFE0100900)。
本文设计了一种能够产生256路采样时钟、低抖动的多相延迟锁相环电路。该电路由鉴频鉴相器、电荷泵、环路滤波器和压控延时链四部分组成,现采用上海华虹宏力半导体制造有限公司130 nm CMOS工艺,完成了电路设计与仿真;仿真结果表明在典型...
关键词：延迟锁相环 开关电容阵列 鉴频鉴相器 电荷泵 压控延时链 
RISC-V处理器的低功耗模式设计被引量：1
《数字技术与应用》2019年第2期179-180,共2页胡志杰 
本设计提出了一种基于RISC-V指令集架构的SOC低功耗模式设计。该设计适用于小型、移动的处理器芯片,以及对低功耗模式需求越来越高的人工智能应用芯片。本设计分为低频模式、睡眠模式、停机模式。本设计通过VCS+VERDI联调仿真,观察整体...
关键词：时钟控制 低功耗 降频模式 睡眠模式 停机模式 
一种BCD码数/模转换器的设计被引量：3
《现代电子技术》2018年第16期26-30,共5页华猛 黄伟军 刘传洋 吴晨辉 
省建设厅系统科技项目(2014JH12);住房和城乡建设部科技项目(2014-K8-050)~~
提出一种8421BCD码输入的CMOS数/模转换器。数/模转换器输入采用8421BCD码并行数字码输入方式,输出采用模拟电压输出的方式,内部电阻网络根据8421BCD码特点进行特殊设计;锁存电路采用时钟控制,极大地抑制毛刺干扰。电路设计是基于0.35μ...
关键词：8421BCD码 数/模转换器 CMOS 内部电阻网络 时钟控制 HSPICE 
基于寄存器传输级时钟门的低功耗设计
《中国集成电路》2017年第8期53-57,共5页杨影 肖莹莹 
现如今,低功耗成为VLSI设计中主要考虑的因素。尤其在消费类电子产品,已经选择使用电池来供电(主要是锂电池)。由于电池设备(尤其是可充电池)的物理性质,使得电池无法做的很小,同时电池容量还要很大,因此低功耗优化设计就变得尤为重要...
关键词：低功耗设计 RTL 时钟控制 
双核SoC芯片扫描链测试设计与实现被引量：2
《计算机测量与控制》2017年第4期15-17,33,共4页刘广东 石国帅 徐浩然 
针对芯片生产过程中可能引入短路和断路等制造缺陷的问题,实现了基于扫描链测试的双核SoC芯片可测性设计电路;根据双核SoC中DSP硬核、CPU软核特点采用不同的扫描链设计方案:利用DSP硬核中已有扫描链结构,将DSP测试端口复用到芯片顶层端...
关键词：可测性设计 扫描链测试 双核 片上时钟控制 
全选清除导出
共6页<123456>
检索报告 对象比较 聚类工具 使用帮助 返回顶部