可测试性设计

作品数：183被引量：407H指数：9
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：李晓维向东李华伟黄以锋景博更多>>
相关机构：中国科学院清华大学国防科学技术大学湖南大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划中国人民解放军总装备部预研基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学x
共 条 记 录，以下是1-7
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
数字音频广播基带解码芯片的可测试性设计
《微电子学》2014年第2期269-272,共4页张红升 王国裕 陆明莹 
重庆市科委基础与前沿研究计划项目(cstc2013jcyjA40006);重庆市教委科学技术研究项目(KJ130530);重庆邮电大学科研基金资助项目(A201211)
介绍了一款数字音频广播基带解码芯片的可测试性设计,主要包括扫描测试(Scan Test)、存储器内建自测试(BIST)和电流测试。为了提高测试可靠性和芯片良品率,在扫描测试中,采用分级时钟树综合方法;在存储器测试中,采用分等级、分区域的RA...
关键词：基带解码芯片 可测试性设计 扫描测试 内建自测试 
一种有效降低测试时间的SOC扫描测试设计方法
《微电子学》2007年第5期756-760,共5页石亦欣 李蔚 俞军 程君侠 
随着集成电路规模的迅速增大,巨大的测试向量带来的测试成本压力已成为芯片产品成本考虑中一个不可忽略、甚至非常关键的要素。针对目前大规模SOC芯片测试成本高的问题,提出了一种通过测试扫描链复用来减少测试时间的方法。试验数据表明...
关键词：SOC 可测试性设计 扫描测试 扫描测试向量压缩技术 自动测试向量产生 
基于JTAG标准的电流模A/D转换器可测试性设计被引量：2
《微电子学》2007年第4期466-469,473,共5页王维英 姜岩峰 
教育部重点研究项目(205004);北京市科技新星计划资助项目(2005B01)
边界扫描技术是一种重要的可测试性设计(DFT)技术,该技术不仅可以测试芯片或PCB之间的管脚连接是否存在故障,还可以测试芯片的逻辑功能。JTAG标准是该技术的相关协议。以JTAG标准为基础,结合一款新型电流模A/D转换器的测试需求,提出了...
关键词：JTAG A/D转换器 可测试性设计 边界扫描单元 快速傅里叶变换 
CMOS IC漏极静态电流测试技术的现状与发展被引量：1
《微电子学》2004年第4期446-450,共5页姜岩峰 张晓波 鞠家欣 
北京市重点实验室开发课题(KF200209)
　全面介绍了CMOS集成电路漏极静态电流(IDDQ)测试技术的现状、应用及其发展趋势。与其它主要用于检测逻辑功能的测试技术不同,IDDQ主要用于检测电路的物理缺陷和工艺故障。作为逻辑功能测试的重要补充,IDDQ技术可提高集成电路的可测性...
关键词：CMOS 故障检测 漏极静态电流 可测试性设计 集成电路 
应用于FPGA芯片的边界扫描电路被引量：1
《微电子学》2004年第3期326-329,333,共5页马晓骏 童家榕 
国家自然科学基金资助项目(60076014);教育部高等学校博士学科点专项科研基金资助项目(2000024623)
　针对在FPGA芯片中的应用特点,设计了一种边界扫描电路,应用于自行设计的FPGA新结构之中。该电路侧重于电路板级测试功能的实现,兼顾芯片功能的测试;同时,加入了器件编程功能。在电路设计中采用单触发器链寄存器技术,节省芯片面积。版...
关键词：边界扫描 现场可编程门阵列 可测试性设计 器件编程 
SOC设计方法学和可测试性设计研究进展被引量：6
《微电子学》2004年第3期235-240,共6页陆盘峰 魏少军 
　随着微电子工艺技术和设计方法的发展,系统级芯片(SOC)设计成为解决日益增长的设计复杂度的主要方法。文章概述了SOC设计方法学和SOC可测试性设计的发展现状,阐述了目前SOC测试存在的和需要解决的问题,描述了目前开发的各种SOC测试结...
关键词：系统芯片 设计复用 可测试性设计 测试访问机制 内建自测试 
基于MCU的可测试性设计
《微电子学》1999年第3期178-182,共5页孙艺 汪东旭 
国家经贸委"模糊控制专用IC芯片的设计与开发"项目
根据ＭＣＵ（ＭｉｃｒｏＣｏｎｔｒｏｌｅｒＵｎｉｔ）结构非常复杂且具有指令系统的特点，没有采用一般数字电路设计的从结构出发的ＤＦＴ（ＤｅｓｉｇｎＦｏｒＴｅｓｔａｂｉｌｉｔｙ）技术，而是设定了ＭＣＵ的３种工作模式，提出了...
关键词：可测试性设计 扫描设计 内建自测试 MCU ASIC 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部