张玲

作品数：10被引量：16H指数：2
导出分析报告
供职机构：中国电子科技集团第五十八研究所更多>>
发文主题：SOC系统级芯片后端设计基准电压多通道更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《微电子学》《电子与封装》更多>>
所获基金：江苏省“333工程”科研项目国家自然科学基金国防科技重点实验室基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
人工神经形态器件发展现状与展望被引量：6
《电子与封装》2021年第6期1-14,共14页张玲 刘国柱 于宗光 
随着信息化时代的发展,大数据、物联网、云计算、5G通信、人工智能等技术的应用对计算速度和计算能效提出了更高的要求。传统的冯·诺依曼计算架构因存算分离引发“存储墙”和“功耗墙”问题而不再满足智能大数据应用场景快、准、智的...
关键词：突触 神经元 神经形态 人工智能 
一种多数据同步互斥管理机制的实现
《微电子学》2021年第2期225-229,共5页林康 张玲 于宗光 陈振娇 薛海卫 
国家自然科学基金资助项目(61704161)。
不同数据间同步互斥是影响多核处理器核间通信的重要因素。为提高不同数据节点间的通信效率,降低通信延迟,并减少数据传输的丢包现象,结合自适应随机早期检测(ARED)算法和二进制指数退避(BEB)算法,提出一种软硬件结合的同步互斥管理分...
关键词：同步互斥 ARED算法 丢包率 延迟 
一种PCIe总线MAC模块的设计与验证
《电子与封装》2015年第10期20-25,共6页王澧 王蕾 张玲 
根据PCI Express 2.0协议,介绍了PCI Express总线的基本概念,并着重对物理层的基本功能以及内部构成进行了详细说明。在此基础上,采用自顶向下的设计方法,完成了物理层中关键的MAC子层部分的电路设计。另外还搭建了一套验证平台,可自动...
关键词：PCIe总线 MAC FPGA 
大规模SoC的电源网络设计被引量：1
《电子与封装》2015年第8期21-24,共4页张玲 王澧 
介绍了适用于SoC的电源网络设计方法。通过优化power pad的数目与布局,合理设计power ring和power grid的宽度,有效降低了电源网络上的EM和IR-drop。保证了电源网络分配的可靠性,实现了一种So C的电源网络设计。
关键词：电源网络设计 优化 电迁移 电压降 
基于AMBA总线的3DES算法IP核的设计与实现被引量：1
《电子与封装》2015年第1期19-23,共5页王澧 张玲 屈凌翔 
基于AMBA2.0总线,设计并实现了一种使用3DES加密算法的IP核。该设计通过了行为级功能仿真和综合后的时序仿真,成功运用于一款32位浮点DSP芯片中,并且用TSMC 65 nm CMOS工艺实现。目前该IP核已经投入使用,在500 MHz的工作频率下,3DES加/...
关键词：3DES算法 IP核 AMBA总线 
百万门系统级芯片的时钟树设计被引量：5
《电子与封装》2014年第12期21-24,共4页张玲 王澧 
层次化设计是片上集成芯片开发采用的主流方法,它是一种自底向上的流程。但层次化设计也带来了时钟树设计难以掌握的问题。针对一款复杂So C系统芯片时钟树设计,详细分析了层次化时钟树综合需要解决的关键点,并提出有效的解决方案。实...
关键词：SOC 时钟树综合 层次化 信号完整性 
ULSI后端设计低功耗技术研究被引量：1
《微电子学》2014年第1期10-13,共4页杨兵 张玲 魏敬和 于宗光 
江苏省"333工程"科研资助项目(BRA2011115)
提出一种新的ULSI后端设计低功耗流程,重点分析了版图压焊点位置摆放、宏单元位置规划、电源网络布局及物理综合功率优化设计等四项关键技术。采用SMIC 0.18μm 1P6M自对准硅化物CMOS工艺,设计了一种新型雷达SoC芯片,电路版图尺寸为7.82...
关键词：USLI 低功耗技术 后端设计 SOC CMOS 
一种基于SOI的抗单粒子效应锁相环设计
《微电子学》2014年第1期38-42,共5页张筱颖 张玲 周理想 于宗光 
江苏省333人才工程科研项目资助(BRA2011115)
基于0.5μm SOI工艺,设计了一种具有抗单粒子效应的锁相环。重点对压控振荡器进行抗辐照加固,采用电流源放大器实现。与普通结构相比,提高了锁相环在辐照环境下的稳定性。该锁相环最高输出频率达到80MHz,动态电流为12.23mA,抗单粒子效...
关键词：绝缘体上硅 锁相环 单粒子效应 抗辐照 压控振荡器 
百万门系统级芯片的后端设计被引量：2
《电子与封装》2010年第5期25-29,共5页张玲 罗静 
采用0.18μm及以下工艺设计高性能的VLSI芯片面临着诸多挑战,如特征尺寸缩小带来的互联线效应、信号完整性对芯片时序带来的影响、时序收敛因为多个设计变量的相互信赖而变得相当复杂,使百万门级芯片版图设计师需深入物理设计,选用有效...
关键词：时钟树 串扰 时序分析 时序优化 
基于快速MVR-CORDIC算法的格型IIR滤波器
《电子与封装》2007年第5期29-32,共4页侯卫华 张玲 刘明峰 于宗光 
电子元器件可靠性物理及其应用技术国防科技重点实验室基金资助项目(51433020105DZ6802)
文章提出一种基于MVR-CORDIC算法的格型IIR滤波器结构。采用MVR-CORDIC算法来改进格型IIR滤波器结构中的Givens旋转模块,使改进的滤波器在SQNR性能不变的情况下,比采用常规CORDIC算法的格型IIR滤波器节省约70%的面积,速度提高60%左右,...
关键词：格型滤波器 IIR滤波器 MVR—CORDIC Givens旋转 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部