曾泽沧

作品数：13被引量：31H指数：4
导出分析报告
供职机构：西安邮电大学更多>>
发文主题：电路ALPHA宽带通信技术多项式系统电路更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《半导体技术》《微电子学与计算机》《计算机辅助设计与图形学学报》《电子设计工程》更多>>
所获基金：国家自然科学基金陕西省教育厅科研计划项目国家高技术研究发展计划陕西省科技攻关计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
高速CMOS时钟数据恢复电路的设计与仿真被引量：4
《微电子学与计算机》2014年第11期56-63,68,共9页邓军勇 蒋林 曾泽沧 
国家自然科学基金重点项目(61136002);国家自然科学基金面上项目(61272120);陕西省教育厅专项科研计划项目(2010JK817)
针对2.5Gb/s高速收发器采用SMIC 0.18μm CMOS工艺,设计了双环半速率时钟数据恢复电路,其中锁相环环路为时钟数据恢复电路提供16相1.25GHz、等相位间隔的参考时钟,CDR环路包括采用电流模式逻辑的前端1:2解复用电路、基于相位插值与选择...
关键词：时钟数据恢复 双环半速率结构 相位插值 数字滤波器 
高速收发器中解复用电路的设计被引量：1
《微型机与应用》2014年第11期60-64,共5页邓军勇 蒋林 曾泽沧 
国家自然科学基金重点项目(61136002);国家自然科学基金面上项目(61272120);陕西省教育厅专项科研计划项目(2010JK817)
采用SMIC 0.18μm CMOS工艺,设计了高速收发器中双模1:8/1:10解复用电路。解复用电路采用半速率结构,基于电流模式逻辑完成对2.5 Gb/s差分数据1:2解复用电路;基于交替反相的锁存器和反馈逻辑完成双模4/5时钟分频和占空比调节;通过适当...
关键词：半速率时钟结构 解复用 CMOS 电流模式逻辑 锁存器 
2.5Gbps收发器中1:2解复用电路的设计被引量：1
《电子设计工程》2014年第9期101-103,共3页邓军勇 蒋林 曾泽沧 
国家自然科学基金项目(61272120);陕西省教育厅专项科研计划项目(2010JK817)
在2.5 Gbps高速串行收发系统接收端中1到2解复用电路位对于降低内核工作速度,减轻设计压力,提高电路稳定性起着关键作用。本文描述了基于电流模式逻辑的解复用电路工作原理,按照全定制设计流程采用SMIC0.18um混合信号工艺完成了高速差...
关键词：解复用电路 电流模式逻辑 混合仿真 半速率结构 
2.5 Gbps收发器中相位锁定检测电路的设计与仿真被引量：1
《电子设计工程》2014年第7期124-127,共4页邓军勇 蒋林 曾泽沧 
国家自然科学基金项目(61272120;61201044);陕西省教育厅专项科研计划项目(2010JK817)
相位锁定检测电路是锁相环环路的关键电路,其性能的优劣直接影响了整个系统的工作。本文描述了相位锁定检测电路的工作原理,根据项目实际提出一种相位锁定检测方案,按照全定制设计流程采用SMIC0.18μm CMOS混合信号工艺完成了电路的设...
关键词：相位锁定检测 CMOS电路 锁相环 收发器 
一种结构简单的CMOS带隙基准电压源设计被引量：1
《微计算机信息》2009年第19期137-138,共2页周晏 蒋林 曾泽沧 
本文提出了一种结构简单高电源抑制比的CMOS带隙基准电压源,供电电源3.3V。采用CSMC 0.5um CMOS工艺。Spectre仿真结果表明,基准输出电压在温度为-40～+80℃时,温度系数为45.53×10-6/℃,输出电压在电源电压为2～5V范围内变化小。电源...
关键词：带隙基准 电源抑制比 温度系数 
CMOS分频电路的设计被引量：1
《微计算机信息》2009年第11期310-312,共3页邓军勇 蒋林 曾泽沧 
基金申请人:蒋林;基金颁发部门:科技部;项目名称:基于NOC的多处理器片上系统高性能互连技术研究(2007AA01Z111)
本文讨论了用于高速串行收发系统接收端的时钟分频电路的设计。通过对扭环计数器工作原理的分析,提出了一种基于类扭环计数器的分频电路,该电路可以模式可选的实现奇数和偶数分频,并达到相应的占空比。所设计电路在SMIC 0.18um CMOS工...
关键词：扭环计数器 分频 互补金属氧化物半导体 
一种新型的片内上电复位电路的设计被引量：4
《西安邮电学院学报》2009年第5期13-16,共4页张晋 蒋林 曾泽沧 
陕西省教育厅项目"G比特级数模混合CDR电路关键技术研究及IP核开发"(08JK424);国家"863"项目"基于NOC的多处理器片上系统高性能互连技术研究"(2007AA01Z111)
采用0.5um BiCMOS工艺设计了一种用于电源检测的上电复位电路。本文通过对比传统的上电复位电路,提出了一种结构新颖简单,性能可靠稳定的电路,最后利用Candence的Spectre给出了该电路在CSMC 0.5um工艺模型下的仿真后,结果表明,该电路的...
关键词：上电复位 电源检测 起拉电压 BICMOS工艺 
G比特级通用可逆计数器的CMOS电路设计被引量：2
《西安邮电学院学报》2008年第5期8-12,共5页邓军勇 蒋林 曾泽沧 
陕西省科技攻关项目"2.5Gb/s超高速串行收发器芯片及IP核开发"(2004k05-G4);西安邮电学院中青年科研基金项目"2.5Gb/s时钟数据恢复电路的设计与开发"(ZL2007-15)
在数字锁相环中,可逆计数器是组成数字滤波器的关键电路,本文讨论了通用可逆计数器的工作原理,推导出了电路的逻辑表达式,并设计了五位且可扩展的可逆计数器的电路原理图。采用仿真器NC-Verilog进行了功能验证,同时采用CMOS电路实现了...
关键词：可逆计数器 CMOS 逻辑综合 锁相环 GBPS 
用于CDR电路的相位插值选择电路设计被引量：3
《半导体技术》2008年第8期721-725,共5页曾泽沧 邓军勇 蒋林 
国家"863"计划项目(2003AA1Z1190);陕西省科技攻关项目(2004k05-G4);西安邮电学院中青年科研基金项目(ZL2007-15)
时钟数据恢复电路是高速多通道串行收发系统中接收端的关键电路,其性能的优劣直接影响了整个系统的功能。描述了双环时钟数据恢复电路利用相位正交的参考时钟进行工作的原理,分析了传统的正交时钟产生方案,提出一种新的相位插值-选择方...
关键词：双环时钟数据恢复 正交相位 相位插值 CMOS电路 
建立可扩展验证核的方法研究
《微电子学与计算机》2008年第3期156-158,162,共4页曾泽沧 杜慧敏 韩俊刚 
国家自然科学基金项目(90207015);国家"八六三"计划项目(2003AA1Z1190)
提出一种可扩展验证核的结构,根据该结构建立了一个面向光通信应用领域SDH系列芯片验证的可扩展验证核VIP,验证人员通过文本编辑,可以产生验证所需要的XML配置文件,VIP根据配置XML文件,产生仿真激励并在线检查仿真结果.
关键词：验证核SDH 程序语言设计接口 XML 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部