肖建青

作品数：13被引量：8H指数：2
导出分析报告
供职机构：西安微电子技术研究所更多>>
发文主题：流水线处理器指令CACHE译码低功耗更多>>
发文领域：自动化与计算机技术电子电信更多>>
发文期刊：《科学技术与工程》《微电子学与计算机》《北京理工大学学报》《小型微型计算机系统》更多>>
所获基金：国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种面向多核独享L2 Cache的缓存一致性设计实现
《微电子学与计算机》2023年第10期102-109,共8页马良骥 杨靓 肖建青 娄冕 赵翠华 
总装某型谱项目(1905WJ0027_2)。
近年来,独享L2 Cache是实现高性能多核处理器的主流架构,但是该架构在维护Cache一致性上需要多次访存,增加了系统开销.为此,本文基于PowerPC指令架构实现了一种基于私有Cache状态机与片上总线监测机制相融合的多核缓存一致性设计,使处...
关键词：多核一致性 独享L2 Cache PLB总线 干涉接口 
一种面向多核系统的PLB转AXI桥接器设计被引量：1
《微电子学与计算机》2023年第4期117-124,共8页贾一鸣 李磊 肖建青 
航天科技集团青年拔尖项目(TT2022-015)。
针对多核系统中PLB和AXI总线间协议转换的需求,首先研究了总线协议与PowerPC处理器的访存行为,进一步研究了流水控制、读写叠加等高效率转换策略,最后研究了面向多核系统应用的缓存一致性维护策略.针对命令信号、读数据信号和写数据信...
关键词：桥接器 流水线 描述符 命中预测 缓存一致性 
三维微处理器设计基本方法及前景分析
《微电子学与计算机》2016年第8期68-71,75,共5页怡磊 单光宝 肖建青 刘松 
介绍了三维处理器设计的基本内容,详细阐述了用于三维处理器中三维存储系统的设计方法及发展趋势,最后概括描述了目前三维处理器、三维存储系统设计中存在的问题,这将为国内三维处理器设计提供一定的借鉴.
关键词：三维集成技术 三维处理器 3D存储 TSV 
一种多核处理器中断控制器的设计被引量：1
《微电子学与计算机》2016年第7期69-73,共5页张海金 张洵颖 肖建青 
为适应多核处理器对中断处理的需求,基于Open PIC协议设计实现了一种多核处理器的中断控制器,并使用VHDL语言对其进行了硬件描述.该中断控制器作为APB从机,能够根据中断的目标、优先级的配置情况以及处理器核的中断处理情况实现中断在...
关键词：中断仲裁 中断选择 中断分配 流水 
一种面向包含式缓存的共享末级缓存管理策略
《北京理工大学学报》2016年第1期75-80,共6页娄冕 肖建青 张洵颖 吴龙胜 关刚强 
国家"八六三"计划项目(2011AA120204);航天创新计划项目(YY2011-012)
针对传统LRU替换策略无法感知包含式缓存时间局部性的问题,提出一种适用于包含式缓存的共享末级缓存(SLLC)管理策略.通过提前将无用数据存储于一个开销较小的旁路缓存,可以避免其与复用频率较高数据对SLLC的资源竞争,同时维护了包含属性...
关键词：包含式缓存 管理策略 共享末级缓存 多核 
一种低功耗的多端口寄存器文件结构设计
《中南大学学报（自然科学版）》2015年第8期2914-2922,共9页肖建青 娄冕 张洵颖 沈绪榜 
国家高技术研究发展计划(863计划)项目(2011AA120204);国防科工局"十二五"民用航天预研项目(YY2011-012(D020201))~~
为了降低寄存器功耗而不损失处理器性能,提出一种基于读写队列的多体寄存器文件结构(multi-bank register file,MBRF)。该结构使用多个寄存器体来分担多端口的访问压力,并且为每个寄存器体设置相应的读写队列;通过指令分解将读写操作缓...
关键词：多发射 多体寄存器文件 读写队列 访问冲突 指令分解 
一种面向超标量处理器的低功耗指令Cache设计
《微电子学与计算机》2015年第7期103-106,111,共5页肖建青 李伟 张洵颖 沈绪榜 
国家"八六三"计划项目(2011AA120204);"十二五"民用航天某预研项目(YY2011-012(D020201))
针对超标量结构中多体并行的流水化指令Cache提出了三种低功耗优化策略,首先是基于Cache路的条件放大技术,它根据标志匹配结果来关闭无关路中敏感放大器对存储阵列的驱动输出;其次是基于Cache行的动态电压调节技术,它只对当前访问的Cach...
关键词：超标量 流水化指令Cache 条件放大 动态电压调节 指令回收 
基于流水化和滑动窗口结构的低功耗指令Cache设计
《计算机工程与科学》2015年第6期1037-1042,共6页李伟 肖建青 
国家863计划资助项目(2011AA120201)
嵌入式处理器中Cache的应用极大地提高了处理器的性能,同时Cache,尤其是指令Cache功耗占据了处理器很大一部分功耗,关闭不必要的tag SRAM和data SRAM的访问,可以极大地降低功耗。提出了一种流水化的指令Cache访问机制,关闭不必要的data ...
关键词：指令CACHE 低功耗 流水化 滑动窗口 CPU 
复用存储控制接口的高性能SoC测试结构
《北京理工大学学报》2015年第5期500-505,共6页娄冕 肖建青 张洵颖 吴龙胜 关刚强 
国家"八六三"计划项目(2011AA120204);航天创新计划项目(YY2011-012)
为缩短SoC的测试时间并减少测试硬件开销,提出一种高性能SoC测试结构.通过重用存储控制逻辑作为测试接口,可以消除传统双向测试总线寄生的时间间隙,同时建立的流水化测试时序,避免了测试通道中引入的关键路径;针对功能和结构双重测试需...
关键词：存储接口 测试访问机制 片上总线 测试环 
一种组合延迟槽和预译码技术的新型分支预测器被引量：2
《小型微型计算机系统》2015年第4期820-825,共6页肖建青 沈绪榜 李伟 张洵颖 
国家"八六三"项目(2011AA120204)资助;"十二五"民用航天某预研项目(YY2011-012(D020201))资助
分支预测是现代微处理器普遍用于提高指令吞吐率的关键技术,随着处理器性能需求的不断增长,分支预测结构越来越复杂,其功耗问题也日益突出.针对SPARC V8架构嵌入式处理器的结构特点和应用需求,设计了一种基于延迟槽的动态分支预测器,以...
关键词：分支预测 SPARC 延迟槽 预译码 低功耗 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部