贺光辉

作品数：8被引量：18H指数：2
导出分析报告
供职机构：清华大学信息科学技术学院电子工程系更多>>
发文主题：IP核设计控制器IIC总线IICAMBA总线更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《半导体技术》《清华大学学报（自然科学版）》《世界科技研究与发展》更多>>
所获基金：国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-8
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
数字视频广播传输流接收专用芯片的设计被引量：1
《清华大学学报（自然科学版）》2007年第1期53-56,共4页贺光辉 俞伟 赵行波 周祖成 
国家"八六三"高技术项目(2002AA1Z1380)
为了满足计算机能够接收数字视频广播(DVB)内容的需要,针对DVB传输数据量大,实时性要求高的业务特性,提出了一种DVB传输流接收专用芯片的设计。按照自顶向下的设计流程,通过合理划分软硬件结构,围绕高速数据通道的设计,采用流水线结构...
关键词：专用集成电路 数字视频广播 直接存储器访问 
应用层和信道质量信息辅助的延时应答算法
《清华大学学报（自然科学版）》2007年第1期73-75,79,共4页俞伟 贺光辉 周祖成 
为降低应答信号开销，IEEE802．15．3高速个域网引入了延时应答机制。为解决个域网延时应答因无法适应视频业务的变速率特性和无线链路的不稳定性，并会严重降低视频业务性能，在针对视频应用分别分析立即应答和固定突发MAC帧数延时应...
关键词：无线个域网 可解帧率 立即应答 延时应答 
一种基于内插法符号同步电路的设计被引量：4
《微计算机信息》2006年第11Z期274-276,264,共4页赵行波 张海亮 贺光辉 周祖成 
国家"八六三"高技术项目(2002AA1Z1380)资助
提出了一种新的符号同步电路结构,采用立方插值和O&M定时误差检测相结合的算法实现符号定时同步,并通过AlteraDSPBuilder完成该电路的设计、仿真和分析,将设计用AlteraStratixIIFPGA实现,应用在实际的接收机中,证明其能纠正1%的定时误差...
关键词：符号同步 插值 定时误差检测 FPGA 
FineBus:一种提供QoS保证的SoC通信体系结构
《清华大学学报（自然科学版）》2005年第10期1360-1363,共4页徐宁仪 俞伟 贺光辉 周祖成 
国家"八六三"高技术项目(2002AA1Z1380)
现有System-on-Ch ip通信体系结构中,同一个主设备发出的不同性质的通信流得到的服务质量是相同的,这导致整个系统的带宽和时延性能的下降,总线设备在仲裁中的优先权缺少分配算法。该文提出了一种新的提供服务质量(Q oS)保证的片上系统(...
关键词：片上通信体系结构 总线仲裁 优先级分配 
接触式IC卡控制器的设计与实现被引量：1
《半导体技术》2005年第9期64-68,共5页罗飞 贺光辉 周祖成 
描述了一种接触式IC卡接口控制器的设计,给出了接口控制器寄存器的配置、状态转换过程以及工作流程。此设计在IPoD(IPoverDVB)项目中通过了FPGA的验证,而且基于Fujitsu的0.35mm的CE61工艺库通过了前后仿真,并用DesignCompiler工具进行...
关键词：IC卡 接口控制器 T=0协议 
无线局域网卡MAC控制器设计
《半导体技术》2005年第3期50-53,61,共5页蔡宇 张浩 罗飞 贺光辉 周祖成 
研究了无线局域网网卡的实现框架。整个网卡是一个嵌入式实时系统,主要涉及M A C 控制器等。它建立于SOC 的基础之上,在Xilinx 的EDK 工具下进行软硬件的协同设计。其硬件实现包括32 位的MicroBlaze 软核,通用IP 和一些用户定制的IP,以...
关键词：无线局域网SDL 嵌入式系统 控制器 
IIC总线控制器IP核设计被引量：10
《世界科技研究与发展》2005年第1期18-22,共5页俞伟 徐宁仪 罗飞 贺光辉 周祖成 
本文详述了一种基于AMBA总线接口的IIC总线控制器IP核设计 ,给出了该IP核的系统结构以及各个子模块的详细设计方法 ,并对该IP核进行了功能仿真、FPGA原型验证 ,可测性设计以及综合。最后给出了采用Fujitsu提供的CE6 6工艺库的综合结果...
关键词：IP核设计 线控 可测性设计 IIC总线 功能仿真 FPGA AMBA总线 控制器 接口 详细设计 
DVB通用解扰算法的高性能IP核设计被引量：2
《半导体技术》2005年第1期24-27,34,共5页贺光辉 罗飞 俞伟 周祖成 
提出了DVB通用解扰算法高性能IP核设计、验证和测试的方法,着重描述了IP核的可重用设计,使本IP核与多种总线能互连。整个设计采用VHDL语言设计,在Altera的FPGA和富士通CE66库上进行了综合和验证。最终在富士通CE66库上实现的IP核最高时...
关键词：IP核 片上系统集成 可重用 通用解扰算法 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部