IP核设计

作品数：209被引量：394H指数：8
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：杨秀增周祖成刘小俊俞伟贺光辉更多>>
相关机构：西安电子科技大学电子科技大学中国科学院上海大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划中央高校基本科研业务费专项资金广西教育厅科研项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的PMLSM三矢量模型预测电流控制IP核设计及硬件在环验证被引量：1
《半导体技术》2024年第11期988-997,共10页谭会生 卿翔 肖鑫凯 
湖南省教育厅科学研究重点项目(20A163);湖南省学位与研究生教学改革研究项目(2022JGYB183)。
为了提升永磁直线同步电机(PMLSM)电流控制的稳态性能和执行速度,同时降低资源消耗,基于现场可编程门阵列(FPGA)设计了一个三矢量模型预测电流控制(TV-MPCC)知识产权(IP)核,并利用FPGA在环可视化验证方法,建立了一个PMLSM的TV-MPCC IP...
关键词：永磁直线同步电机(PMLSM) 三矢量模型预测电流控制(TV-MPCC) 现场可编程门阵列(FPGA) 电流跟踪误差 电流脉动 
面向高性能网络安全芯片的DDoS攻击识别IP核设计与实现被引量：1
《网络安全和信息化》2024年第5期137-139,共3页胡秀娟 
针对高性能网络安全芯片中的DDoS攻击识别问题,提出一种新的IP核设计与实现方案,能够有效防御DDoS攻击。
关键词：高性能网络 DDOS攻击 安全芯片 IP核设计 有效防御 识别问题 
基于Veloce仿真器的DDR3 SDRAM故障模拟IP核设计
《电子器件》2024年第2期338-343,共6页田毅 刘畅 谢莉 马世耀 
中央高校基本科研业务费项目-自然科学类一般项目(3122019165)。
DDR3 SDRAM在高安全领域仍有广泛应用,为了在系统设计早期评估存储器故障对系统的影响,基于Veloce硬件仿真器设计了故障模拟IP核。该IP核基于Tcl脚本和BackDoor技术开发故障生成模块,能够模拟存储器器件软错误和硬错误故障;利用Tk工具...
关键词：硬件仿真 故障模拟 DDR3 SDRAM IP核 
用于LLC谐振拓扑的PFM发生器IP核设计
《集成电路应用》2024年第4期10-12,共3页芮天喆 曾庆立 
阐述LLC谐振拓扑的结构和频率特性,针对LLC谐振变换器对占空比固定为50%、频率可调节的需求,基于国产Seal 5000系列SA5Z-30-D1平台,提出一种带死区和互补输出的PFM发生器IP核。提出的IP核内部具有上下计数模式计数器和死区与互补生成模...
关键词：集成电路 PFM FPGA IP核 
一种基于HLS的目标跟踪IP核设计方法
《信息技术与信息化》2024年第3期87-90,共4页冯庭燕 齐宇心 
视频目标跟踪一直是计算机视觉领域非常重要的一个研究分支,多种目标跟踪算法都有着非常亮眼的跟踪效果。但为了适应更多应用场景,目标跟踪算法的结构不断复杂化,计算量的增加使跟踪精度高的算法难以保证实时性的要求。针对这一问题,提...
关键词：视频目标跟踪 核相关滤波 HLS 并行优化 IP核设计 
基于FPGA的8B/10B编解码IP核设计被引量：1
《仪表技术与传感器》2023年第12期25-28,36,共5页周爽 周莉 
中国科学院国家重大科技专项(E16505B31S)。
8B/10B编码技术将数据和时钟合并传输,有效减少电缆数量,广泛应用于质量体积受限的航天器上。针对FPGA自带的8B/10B IP核受版权限制、代码不透明的问题,设计了一个自主可控、移植性好、运行速率高、可靠性强的8B/10B编解码的IP核,除时...
关键词：8B/10B编解码 时钟与数据恢复 同频多相采样 FPGA 
基于AHB总线的单极性倍频SPWM发生器IP核设计
《现代信息科技》2023年第21期54-57,62,共5页芮天喆 曾庆立 赫忠天 
针对电力电子领域对正弦脉冲宽度调制波形的需求,基于西安智多晶微电子生产的SA5Z系列国产FPGA平台,提出一种由Cortex-M3内核通过AHB总线控制的单极性倍频SPWM调制IP核,其内部具有三角波发生器与正弦波发生器,通过数字化自然采样法比较...
关键词：单极性倍频SPWM 国产FPGA AHB总线 
基于FPGA的UART自适应接收IP核设计被引量：1
《单片机与嵌入式系统应用》2023年第11期14-16,20,共4页徐胜 文丰 
为解决串行传输时发送方波特率多变情况下接收方每次都需要与发送方进行波特率约定的问题,设计了UART自适应接收IP核,在FPGA内部设置波特率库,利用0校验位和空闲位持续时间准确识别波特率,实现了UART的自适应接收,同时基于VHDL将整个模...
关键词：FPGA 波特率库 自适应接收 串行通信 IP核 
基于Vivado HLS雾天图像预处理IP核设计被引量：2
《电脑编程技巧与维护》2023年第4期158-161,共4页王小丽 
雾天的出现给图像预处理带来了挑战。同时,随着机器视觉技术的发展,人们对图像预处理的功能集成和时间消耗提出了更高的要求。Vivado HLS高层次综合工具,采用C语言实现雾天图像的预处理IP设计,实现图像的去雾和边缘检测处理,将不同图像...
关键词：图像预处理 边缘检测 流水线 Vivado HLS工具 
基于网络安全芯片的DDoS攻击识别IP核设计被引量：1
《计算机系统应用》2023年第4期120-128,共9页纪俊彤 韩林 于哲 陈方 
国产先进计算平台创新生态及应用研究(221100210600)。
分布式拒绝攻击(distributed denial of service,DDoS)作为一种传统的网络攻击方式,依旧对网络安全存在着较大的威胁.本文研究基于高性能网络安全芯片SoC+IP的构建模式,针对网络层DDoS攻击,提出了一种从硬件层面实现的DDoS攻击识别方法...
关键词：分布式拒绝攻击 攻击识别 IP核 网络安全 
全选清除导出
共21页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部