数据恢复电路

作品数：61被引量：83H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：张长春郭宇锋刘蕾蕾王永生方玉明更多>>
相关机构：东南大学瑞昱半导体股份有限公司三星电子株式会社南京邮电大学更多>>
相关期刊：《郑州铁路职业技术学院学报》《固体电子学研究与进展》《光通信研究》《电子技术（上海）》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划江苏省自然科学基金陕西省教育厅科研计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学x
共 条 记 录，以下是1-8
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
25~28 Gbit/s CMOS高灵敏度光接收机电路设计
《微电子学》2023年第4期581-587,共7页金高哲 张长春 袁丰 张瑛 张翼 
国家自然科学基金资助项目(62174090);毫米波国家重点实验室开放课题(K202325)
基于65 nm CMOS工艺设计了一种25~28 Gbit/s具有自适应均衡和时钟数据恢复功能的光接收机电路。光接收前端采用低带宽设计,以优化接收机的灵敏度;采用判决反馈均衡器,以恢复低带宽前端引入的码间干扰。为了适应不同速率和工艺角引入的...
关键词：光接收机前端 判决反馈均衡器 时钟数据恢复电路 无参考时钟 嵌入式鉴相器 
一种环路带宽自适应调整的时钟数据恢复电路被引量：2
《微电子学》2022年第4期656-662,共7页常承 韦保林 韦雪明 侯伶俐 徐卫林 
国家自然科学基金地区基金资助项目(62164003,61861009);广西无线宽带通信与信号处理重点实验室主任基金资助项目(GXKL06190110,GXKL06200131,GXKL06200105)。
针对SONTE OC-192、PCIE3.0、USB3.2等协议在串行时钟数据恢复时对抖动容限、环路稳定时间的要求,提出了一种环路带宽自适应调整、半速率相位插值的时钟数据恢复电路(CDR)。设计了自适应控制电路,能适时动态调整环路带宽,实现串行信号...
关键词：时钟数据恢复 自适应 相位插值 
一种5Gb/s双信道并行时钟数据恢复电路被引量：2
《微电子学》2016年第5期599-604,共6页李志贞 张长春 高罗丝 赵江 宋韦 郭宇锋 
江苏省自然科学基金资助项目(BK20130878;BK2012435;BK20141431);江苏省普通高校研究生科研创新计划资助项目(SJLX_0374;SJLX_0375);江苏省科技支撑项目工业部分(BE2013130);高等教育博士点基金资助项目(20133223120005;20133223110003)
基于0.18μm CMOS工艺,设计了一种双信道并行时钟数据恢复(CDR)电路,它由1个锁相环(PLL)型CDR和1个相位选择/相位插值(PS/PI)型CDR结合实现。与传统的并行CDR相比,该CDR电路不需要本地参考时钟。PLL型CDR中环形压控振荡器的延迟单元采...
关键词：并行时钟数据恢复 锁相环 相位选择 相位插值 
6.25 Gb/s快速锁定时钟数据恢复电路被引量：2
《微电子学》2016年第4期454-457,462,共5页钟威 刘尧 陈书明 
国家自然科学基金资助项目(61434007;61376109)
基于65nm CMOS工艺,设计了一种6.25Gb/s时钟数据恢复电路（CDR）。该CDR采用基于相位插值的双环结构和带有快速锁定算法的2阶积分环路实现,支持半速、全速、倍速3种工作模式。其抖动传输带宽在2-7MHz范围内可调,相位插值精度为2.8°,DNL...
关键词：时钟数据恢复 高速串行接口 相位插值 快速锁定 
采用相邻采样求和的突发模式相位插值型CDR被引量：1
《微电子学》2016年第2期247-250,共4页覃林 黄鲁 傅忠谦 
中科院A类战略性先导科技专项资助项目(面向感知中国的新一代信息技术研究)(XDA06010402)
提出了一种具有良好抑制输入数据抖动性能的突发模式相位插值型时钟数据恢复电路。在传统相位插值型电路结构的基础上,在采样保持电路与相位插值电路之间加入一级求和电路,理论分析和仿真结果表明,恢复时钟相位变化受输入数据抖动的影...
关键词：时钟数据恢复电路 突发模式 相位插值型 CMOS 
宽范围连续速率时钟数据恢复电路的设计被引量：1
《微电子学》2014年第5期651-655,660,共6页马庆培 张长春 陈德媛 郭宇锋 刘蕾蕾 
国家自然科学基金资助项目(61076073);中国博士后科学基金资助项目(2012M521126);江苏省自然科学基金资助项目(BK2012435);东南大学毫米波国家重点实验室开放基金资助项目(K201223);南京邮电大学科研启动金资助项目(NY211016);南京邮电大学科学技术创新培训计划资助项目(SJD2012006)
采用0.18μm CMOS工艺,设计了一种连续速率时钟与数据恢复（CDR）电路。该CDR电路主要由全速率鉴频鉴相器、多频带环形压控振荡器、电荷泵等模块组成。其中,全速率鉴频鉴相器不但具有很好的鉴频鉴相功能,而且结构简单,减小了功耗和面积...
关键词：连续速率时钟与数据恢复 鉴频鉴相器 压控振荡器 电荷泵 锁存器 
一种适用于NRZ数据的时钟数据恢复电路被引量：2
《微电子学》2005年第6期643-646,共4页胡建赟 闵昊 
国家高技术研究发展计划资助项目(2003AA1Z1280)
提出了一种基于传统电荷泵锁相环结构的时钟数据恢复电路。采用一种适用于NRZ数据的新型鉴频鉴相器电路,以克服传统鉴频鉴相器在恢复NRZ信号时出现错误脉冲的问题,从而准确地恢复出NRZ数据。同时,对其他电路也采用优化的结构,以提高时...
关键词：时钟数据恢复 电荷泵锁相环 鉴频鉴相器 
用于10Mb/s和100Mb/s以太网的时钟数据恢复电路被引量：2
《微电子学》2002年第4期308-311,共4页汪若鹏 李曙光 郑增钰 
设计了一个用于 1 0 Mb/ s和 1 0 0 Mb/ s以太网的时钟数据恢复电路 ,采用双环路结构 ,增加了系统的稳定性。电路各组成部分的设计进一步增强了锁相环工作的稳定性。电路行为级仿真采用 Mentor的 ADMS,电路级设计采用 Chartered0 .2 5 μm
关键词：以太同 100 BASE-T 锁相环 MLT3编码 双环路 时钟数据恢复电路 收发器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部