加速器设计

作品数：174被引量：235H指数：7
导出分析报告
相关领域：自动化与计算机技术核科学技术更多>>
相关作者：李金海王思力任秀艳王琴蒋剑飞更多>>
相关机构：东南大学中国科学院大学合肥工业大学中国科学院更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家科技重大专项中国科学院战略性先导科技专项中国航空科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于CNN的异构FPGA硬件加速器设计
《液晶与显示》2025年第3期448-456,共9页籍浩林 徐伟 朴永杰 吴晓斌 高倓 
钱学森空间技术实验室创新工作站开发基金(No.GZZKFJJ2020003)。
受硬件平台算力以及存储资源的限制,利用嵌入式系统实现节能且高效的卷积神经网络(CNN)仍然是硬件设计人员面临的主要挑战。基于此,本文提出一种使用现场可编程门阵列片上系统(SoC)实现的异构嵌入式系统的完整设计。该设计采用了一种可...
关键词：硬件加速 卷积神经网络 FPGA 异构SoC 
面向杂凑密码算法的专用指令加速器的设计与实现
《计算机工程与应用》2025年第2期363-371,共9页王轩 刘勤让 陈磊 魏帅 范旺 杨恒 
国家重点研发计划重点专项(2022YFB4401401);嵩山实验室项目(纳入河南省重大科技专项管理系(221100211100-01))。
物联网的快速发展对嵌入式设备的系统性能和数据安全性的要求越来越高,传统的通用嵌入式处理器对密码算法的实现效率不高,不能很好满足性能需要,此外嵌入式设备还有着低功耗的场景需求。为解决以上问题,在Xilinx ZYNQ ZC706嵌入式开发...
关键词：嵌入式应用 加速器设计 专用指令 高层次综合 数据并行 
基于动态自适应计算引擎的MobileNetV3网络加速器设计
《电子技术应用》2025年第1期8-17,共10页项浩斌 杨瑞敏 吴文涛 李春雷 董燕 
现有面向高效轻量化MobileNetV3网络的加速方法通常采用高度定制的计算引擎进行模型计算,从而限制了加速器的可扩展性使其仅适用于小型网络或资源丰富的硬件平台。针对此问题,提出了基于动态自适应计算引擎的MobileNetV3网络加速器。首...
关键词：卷积神经网络 并行计算 动态自适应 边缘设备 硬件加速 
基于FPGA的MobileNetV1目标检测加速器设计
《现代电子技术》2025年第1期151-156,共6页严飞 郑绪文 孟川 李楚 刘银萍 
国家自然科学基金项目(61605083);江苏省重点研发计划项目(BE2020006-2)。
卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分...
关键词：卷积神经网络 目标检测 FPGA MobileNetV1 并行计算 硬件加速 
用于ICP的近似KD-Tree搜索加速器设计及FPGA实现
《合肥工业大学学报（自然科学版）》2024年第12期1648-1654,共7页郑凯磊 陈强 肖昊 
国家自然科学基金资助项目(61974039)。
为了加速迭代最近点(iterative closest point,ICP)算法中k近邻(k-nearest neighbor,KNN)搜索过程,文章根据近似K维树(K-dimensional tree,KD-Tree)数据结构,基于现场可编程门阵列(field programmable gate array,FPGA)提出一种高性能的...
关键词：K维树(KD-Tree) 迭代最近点(ICP)算法 三维重建 硬件加速 现场可编程门阵列(FPGA) 
高能效低延迟的BNN硬件加速器设计
《合肥工业大学学报（自然科学版）》2024年第12期1655-1661,共7页周培培 杜高明 李桢旻 王晓蕾 
国家重点研发计划资助项目(2018YFB2202604);安徽省高校协同创新资助项目(GXXT-2019-030)。
针对二值化神经网络(binary neural network,BNN)硬件设计过程中大量0值引发计算量增加以及BNN中同一权值数据与同一特征图数据多次重复运算导致计算周期和计算功耗增加的问题,文章分别提出全0值跳过方法和预计算结果缓存方法,有效减少...
关键词：二值化神经网络(BNN) 权值共享 重复运算 现场可编程门阵列(FPGA) 硬件加速器 
面向大规格矩阵协方差运算的高性能硬件加速器设计
《电子与封装》2024年第12期64-70,共7页陈铠 刘传柱 冯建哲 滕紫珩 李世平 傅玉祥 李丽 何国强 
国家自然科学基金企业创新发展联合基金重点项目(U21B2032)。
随着雷达系统向多通道、高带宽方向发展,大规格矩阵带来的协方差运算实时性问题限制了空时二维自适应处理(STAP)技术在先进机载雷达平台上的应用。提出了一种高性能硬件加速器设计方法,旨在满足日益增长的大规格矩阵协方差处理需求,同...
关键词：协方差 硬件加速器 流水计算 乘累加树 乒乓存储 
神经辐射场硬件加速器设计研究综述
《集成电路与嵌入式系统》2024年第11期41-50,共10页吴立舟 朱浩哲 陈迟晓 
神经辐射场(NeRF)是一种用于重建三维场景的新兴方法,其在机器人领域的应用前景备受关注。NeRF通过多层感知机(MLP)学习三维场景特征,实现高保真的图像渲染,并为机器人在复杂环境中的导航、定位和感知提供基础。其核心流程包括光线采样...
关键词：神经辐射场 3D重建 图像渲染 加速器 TensoRF 
高能效视觉SLAM硬件加速器设计
《集成电路与嵌入式系统》2024年第11期51-59,共9页齐修远 刘野 郝爽 周军 
随着计算机视觉技术的不断迭代和发展,以计算机视觉技术为核心的智能应用和设备逐渐在人们的日常生活和工作中扮演越来越重要的角色。其中,基于视觉的同步定位与建图技术(Simultaneous Localization and Mapping,SLAM)在机器人、无人机...
关键词：视觉SLAM 领域专用芯片 硬件加速器 机器人 
应用于锂电池SOC估计的PCNN_LSTM硬件加速器设计
《微电子学与计算机》2024年第10期106-116,共11页王巍 夏旭 丁辉 吴浩 郭家成 
重庆市科技局科技重大专项(cstc2018jszx-cyztzx0211,cstc2018jszx-cyztzxX0054)。
为了克服传统的锂电池状态估计效果差、计算效率低和能效低等问题,提出一种应用于锂电池荷电状态(Stateof Charge,SOC)估计的PCNN_LSTM算法与硬件加速器设计。该算法结合了卷积神经网络和长短期记忆神经网络的特点,可以提取输入数据的...
关键词：锂电池 荷电状态 卷积神经网络 长短期记忆神经网络 FPGA 硬件加速 
全选清除导出
共17页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部