超前进位加法器

作品数：55被引量：94H指数：5
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：王礼平刘伟强王成华王观凤刘杰更多>>
相关机构：南京航空航天大学中南民族大学西安电子科技大学国防科学技术大学更多>>
相关期刊：《山西电子技术》《信息安全与通信保密》《武汉理工大学学报（交通科学与工程版）》《计算机与数字工程》更多>>
相关基金：国家自然科学基金安徽省高校省级自然科学研究项目国家民委科研基金国防科技重点实验室基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=乘法器x
共 条 记 录，以下是1-8
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1
《现代电子技术》2012年第8期154-156,共3页王鲁豫 陈春深 国磊 
设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,...
关键词：布斯算法 部分积 9-2压缩 两级超前进位加法器 
基于CSD编码的16位并行乘法器的设计被引量：1
《微计算机信息》2008年第23期75-76,26,共3页王瑞光 田利波 
吉林省与中国科学院科技合作资金项目项目名称:高清晰LED大屏幕数字电视(2005SYH20010)
文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少。该编码电路用于乘法器中可以减少...
关键词：乘法器 CSD编码 WALLACE树 超前进位加法器 FPGA 
高速可重组16×16乘法器的设计被引量：5
《微电子学与计算机》2007年第6期120-122,共3页李磊 赵建明 
湖南省教育厅项目(04C346;05C404)
介绍了一种可以完成16位有符号/无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法,简化了部分乘积的符号扩展,采用WallaceTree最优化的演算法、流水操作和超前进位加法器来进一步提高电路的运算速度。该乘法器可以作为嵌入式...
关键词：乘法器 BOOTH算法 Wallace树形结构 超前进位加法器 流水 
一种用于公钥系统中的高速乘法器/乘加器的实现
《武汉大学学报（理学版）》2007年第3期283-286,共4页张家宏 陈建华 张丽娜 
国家高技术研究发展计划资助项目(863)(2001AA141010)
给出了一种基于标准ASIC设计实现的高速无符号32位乘法器,在此设计的基础上略加改动可以作为实现32×32+32的乘加器.这种乘法器使用了经过改进的Booth编码结构来产生部分积,然后对部分积压缩,最后采用高速超前进位加法器得到最终结果....
关键词：Booth编码器 超前进位加法器 乘法器 18-2压缩单元 
基于修正BOOTH编码的32×32位乘法器被引量：2
《电子测量技术》2007年第1期82-85,共4页崔晓平 
本文描述了一种32×32位快速并行结构乘法器,介绍了基于修正布斯编码算法的部分积产生电路,并对部分积的符号扩展进行了简化。给出了基于4∶2压缩器的华莱士树的实现方法,在最后的快速进位链中采用64位快速超前进位加法器以提高乘法器...
关键词：修正布斯编码器 4:2压缩器 华莱士树型结构 超前进位加法器 
32位快速乘法器的设计被引量：2
《合肥工业大学学报（自然科学版）》2004年第9期1099-1102,共4页詹文法 汪国林 杨羽 张珍 
高性能乘法器是现代微处理器中的重要部件,乘法器完成一次乘法操作的周期基本上决定了微处理器的主频。传统的乘法器的设计,在最终的乘积项求和时,常采用阵列相加或叠代相加的方法,不适用中小规模的微处理器的设计。该文提出的32位乘法...
关键词：乘法器 BOOTH编码 超前进位加法器 Wallace树算法 
用EMODL实现的高速低功耗流水线乘法器
《固体电子学研究与进展》2004年第3期363-368,共6页王颀 邵丙铣 
实现快速、低功耗以及节省面积的乘法器对高性能微处理器 (例如 DSP和 RISC)而言是至关重要的。文中详尽论述了新型的增强型多输出多米诺逻辑 ( EMODL)及其 n-MOS赋值树的尺寸优化方法 ,并用它实现了高速低功耗 2 0× 2 0 bit流水线乘...
关键词：乘法器 流水线电路结构 多米诺逻辑 动态逻辑 超前进位加法器 
采用Booth算法的16×16并行乘法器设计被引量：11
《现代电子技术》2003年第9期21-22,25,共3页刘东 
介绍了一种可以完成 16位有符号 /无符号二进制数乘法的乘法器。该乘法器采用了改进的 Booth算法 ,简化了部分积的符号扩展 ,采用 Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元 ,整...
关键词：BOOTH算法 乘法器 WALLACE树 超前进位加法器 VHDL语言 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部