陈晓东

作品数:8被引量:9H指数:2
导出分析报告
供职机构:中国科学院微电子研究所更多>>
发文主题:掩膜版高频可测性设计锁相环超大规模集成电路更多>>
发文领域:电子电信自动化与计算机技术更多>>
发文期刊:《电子与封装》《微电子学》《微电子学与计算机》《现代电子技术》更多>>
所获基金:国家高技术研究发展计划中国科学院“百人计划”更多>>
-

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
条 记 录,以下是1-7
视图:
排序:
高频锁相环的可测性设计
《微电子学与计算机》2005年第8期51-54,共4页周红 陈晓东 
文章针对一款应用于大规模数字集成电路的CMOS高频锁相环进行了可测性设计,详细讨论了最高输出频率、输出频率范围和锁定时间等参数的测试。分别给出了边界扫描测试和分频器测试两种测试方案,并对两种方案进行了比较,指出了各自的适用...
关键词:可测性设计 边界扫描 高频 锁相环 
高频锁相环的可测性设计被引量:1
《电子与封装》2005年第8期23-26,共4页周红 陈晓东 
本文针对一款应用于大规模集成电路的CMOS高频锁相环,基于边界扫描技术进行了可测性设计。详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试,给出了详细的测试电路和测试方法,仿真结果表明该方法有效可行。
关键词:可测性设计:边界扫描 锁相环 高频 
高频锁相环的可测性设计被引量:3
《现代电子技术》2005年第8期118-120,共3页周红 陈晓东 
边界扫描是数字电路常用的测试技术,基于IEEE114 9.1标准的边界扫描技术对一款CMOS高频锁相环进行了可测性设计,该锁相环最高工作频率达GHz。详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试方案,给出了详细的测试电路和测...
关键词:可测性设计 边界扫描 锁相环 高频 
深亚微米集成电路设计中的互连线延迟问题被引量:2
《电子与封装》2005年第3期29-32,共4页陈小桥 袁兴娟 陈晓东 
深亚微米集成电路的互连线延迟是设计中需十分重视并必须解决的问题。本文讨论了影响互连线延迟的因素并对深亚微米物理设计的关键步骤中如何考虑并解决互连线延迟问题进行叙述和讨论。
关键词:深亚微米大规模集成电路 互连线 延迟 布局 布线 
嵌入式可重构DSP处理器的指令译码器设计被引量:1
《微电子学与计算机》2004年第7期91-94,146,共5页韩亮 陈杰 陈晓东 
在对我们研发的代号为CoStar的嵌入式可重构32位DSP(DigitalSignalProcessing)处理器的结构作简要介绍的基础上,着重阐述了其指令译码器的设计。文章的重点放在我们提出的一些新颖的设计思想上:为支持CoStar的复杂流水线、SIMD(SingleIn...
关键词:DSP处理器 指令 译码器 分布式译码 分类译码 
模糊推理协处理器芯片(英文)被引量:2
《自动化学报》2001年第4期543-551,共9页沈理 朱亚江 徐慧娥 陈晓东 
the 863 National High Technology R&D Program (863-306-ZT01-07-1).
模糊推理协处理器VLSI芯片F200采用0.μm CMOS工艺,作为一种模糊 控制器,主要用于实时过程控制和其它适合的应用场合,例如机器人控制、分类器、专家系 统等.F200芯片支持多个模糊知识库工作,支持最常用的两种...
关键词:模糊控制 模糊推理 模糊协处理器 VLSI芯片 
高速模糊控制器FFI的高层次综合
《微电子学》2001年第1期27-30,共4页孟津棣 沈理 黄令仪 陈晓东 
由于硬件实现模糊逻辑控制器的高性能 ,越来越多的实时控制系统用 IC芯片来实现其结构。文中讨论了一种模糊控制器—— FFI的前端开发过程、仿真技术和高层次综合策略。用VHDL语言描述芯片的行为代码 ,用电子设计自动化工具综合实际电...
关键词:模糊逻辑控制器 高层次综合 VHDL 电子设计自动化 电路设计 FFI 
检索报告 对象比较 聚类工具 使用帮助 返回顶部