赵文虎

作品数：13被引量：48H指数：3
导出分析报告
供职机构：东南大学更多>>
发文主题：千兆以太网集成电路光纤通信复接万兆以太网更多>>
发文领域：电子电信自动化与计算机技术医药卫生更多>>
发文期刊：《电气电子教学学报》《数据采集与处理》《计算机应用研究》《东南大学学报（自然科学版）》更多>>
所获基金：国家高技术研究发展计划国家杰出青年科学基金国家自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
0.25 μm CMOS千兆以太网发送器设计被引量：2
《电子工程师》2004年第12期26-29,33,共5页黎飞 王志功 赵文虎 鲍剑 朱恩 
国家863计划项目资助项目(2001AA121074)
分析了千兆以太网体系结构,给出了符合IEEE802.3z标准中1000BASEX规范的发送器电路结构,并采用TSMC0.25μmCMOS混合信号工艺设计了符合该规范的高速复接电路和锁相环时钟倍频电路。芯片核心电路面积分别为(0.3×0.26)mm2和(0.22×0.12)...
关键词：发送器 CMOS 倍频电路 电路功耗 相位噪声 芯片 TSMC 千兆以太网 高速 输出 
10Gbit/s0.18μmCMOS1∶4分接集成电路
《东南大学学报（自然科学版）》2004年第4期426-429,共4页沈桢 朱恩 赵文虎 王志功 
国家高技术研究发展计划 ( 863计划 )资助项目( 2 0 0 1AA12 10 74)
研究了万兆以太网接收芯片结构 ,并在此基础上设计、流片和测试了高速 1∶4分接芯片 ,采用 0 .1 8μmCMOS工艺设计的1∶4分接电路 ,实现了满足 1 0GBASE R的 1 0 .31 2 5Gbit/s数据的 1∶4串 /并转换 ,芯片面积 1 1 0 0 μm× 80 0 μm ...
关键词：万兆以太网 高速分接芯片 CMOS工艺 
TDM系统高速CMOS单片集成复用/解复用器的研究被引量：1
《电子学报》2004年第5期825-829,共5页赵文虎 王志功 沈桢 朱恩 
国家 8 63高技术计划 (No.2 0 0 1AA1 2 1 0 74);国家杰出青年科学基金 (No.6982 51 0 1 )
本文分析了TDM系统中复用器和解复用器的电路结构 ,通过比较各种结构之间的优缺点和应用特点 ,提出了 10Gb/s速率工作的复用和解复用器结构及其内部所应采用的电路 .进而 ,本文着重研究了系统中关键的同步电路 ,给出了具体的设计和优化...
关键词：复用器 解复用器 CMOS工艺 集成电路 
一种千兆以太网控制器中VCO的设计被引量：3
《电气电子教学学报》2004年第2期57-61,共5页唐路 王志功 赵文虎 
随着通信网络技术的迅速发展 ,以太网技术得到了广泛的运用。千兆以太网是以太网的一种 ,作为一种新的网络体系 ,千兆以太网已成为组建局域网的首选方案。本文中所提出的 VCO(压控振荡器 )是千兆以太网控制器中 PLL (锁相环 )的一个部...
关键词：千兆以太网 VCO 压控振荡器 控制器 锁相环 
万兆以太网物理层编码芯片设计被引量：1
《数据采集与处理》2004年第1期95-98,共4页费瑞霞 朱恩 周忻 赵文虎 王志功 
国家"8 63"计划 (2 0 0 1 AA1 2 1 0 74)资助项目
提出了一种并行处理的编解码方案。采用这种方案 ,设计了万兆以太网 1 0 G BASE-R标准的物理编码子层发送端芯片。芯片由 64b/ 66b编码、扰码和变速箱 3部分组成。考虑到测试问题 ,该芯片内置了伪随机码数据源。这种方案的优点是逻辑简...
关键词：万兆以太网 物理层 编码芯片 设计 扰码器 并行处理 数据速率 局域网 
千兆以太网高速分接集成电路设计
《电子工程师》2004年第1期8-10,共3页沈桢 朱恩 赵文虎 王志功 
研究了千兆以太网接收系统结构 ,在此基础上设计了千兆以太网的分接芯片 ,采用0 .2 5 μmCMOS工艺设计的千兆网分接电路实现了 1.2 5Gbit s数据的 1∶10串 并转换 ,芯片核心面积4 70 μm× 32 0 μm ,在输入摆幅为 5 0 0mV、输出负载 ...
关键词：千兆以太网 CMOS工艺 分接集成电路 IEEE802.3z 结构设计 
万兆以太网物理层解码电路设计被引量：1
《南京师范大学学报（工程技术版）》2003年第4期75-78,共4页费瑞霞 朱恩 赵文虎 王志功 
国家"八六三"计划项目 (2 0 0 1AA12 10 74)资助
采用 0 18umCMOS工艺设计了万兆以太网 10GBASE R标准的物理层电路芯片 .该芯片接收 16路 64 4 5 3Mb/s的并行数据 ,输出 72路 15 6 2 5Mb/s的并行数据 .电路采用并行处理方式 .
关键词：64B/66B码 解码 并行处理方法 解扰器 同步 
基于光纤通信可编程复接集成电路研究被引量：3
《电子学报》2003年第8期1197-1200,共4页赵文虎 王志功 吴微 朱恩 
国家 8 63高技术计划 (No.2 0 0 1AA1 2 1 0 74) ;国家杰出青年科学基金 (No.6982 51 0 1 )
本文提出了一种可编程复接方法和结构 ,通过对编程端的设置可得到 2∶1、3∶1、4∶1及 5∶1的复接模式 .该方法鲁棒性强、应用范围广 ,其组合可实现除包含大于 6的质数之外所有路数的复接 ,解决了光纤通信系统中不同复接模式对应不同复...
关键词：光纤通信 复接器 互补金属氧化物半导体工艺 集成电路 
基于逻辑设计的光纤通信8B/10B编解码方法研究被引量：23
《电路与系统学报》2003年第2期48-53,共6页赵文虎 王志功 费瑞霞 朱恩 吴微 
国家863高技术计划基金资助项目(2001AA121074);国家杰出青年科学基金资助项目(69825101)
本文研究了8B/10B编码中的内在相关性,并在此基础上提出一种基于逻辑设计的编、解码方法,以达到简化实现结构,用于大规模集成电路设计的目的。仿真结果证明本方法的逻辑运算量小、速度快、可靠性高。同时根据仿真需要,采用0.25μm CMOS...
关键词：8B/10B码 编码 解码 逻辑运算 集成电路 
1.25 Gbps并串转换CMOS集成电路被引量：5
《固体电子学研究与进展》2003年第1期73-78,共6页赵文虎 王志功 吴微 朱恩 
国家 8 63高技术计划 (2 0 0 1AA12 10 74) ;国家杰出青年科学基金 (6982 5 10 1)资助
分析了由超高速易重用单元构造的树型和串行组合结构 ,实现了在输入半速率时钟条件下 1 0路到1路吉比特率并串转换。通过理论推导着重讨论了器件延时和时钟畸变对并串转换的影响 ,指出了解决途径。芯片基于 0 .3 5μm CMOS工艺 ,采用全...
关键词：CMOS 吉比特以太网 并串转换 互补金属氧化物半导体工艺 集成电路 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部