郭淦

作品数：12被引量：22H指数：3
导出分析报告
供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文主题：时钟发生器时钟数据恢复线驱动器压控振荡器串行数据更多>>
发文领域：电子电信更多>>
发文期刊：《微电子学》《通信学报》《固体电子学研究与进展》《Journal of Semiconductors》更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种新型的高速时钟数据恢复电路的设计和验证被引量：1
《固体电子学研究与进展》2007年第4期529-534,共6页叶国敬 孙曼 郭淦 洪志良 
intel资助项目(编号:20050622)
针对高速(Gbit/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路。该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作。和传统的双环路结构相比,在功耗和面积可比拟的前提下,该结构...
关键词：模拟集成电路 时钟数据恢复 鉴频器 半速 非归零码 
2-GHz CMOS锁相环时钟发生器研究与设计被引量：1
《电路与系统学报》2007年第1期15-19,共5页孙曼 叶国敬 郭淦 洪志良 
Intel资助项目(2004-2005)
采用包含预充电通路,自适应偏置的压控振荡器,设计了一种2-GHz锁相环时钟发生器,并用0.18μm混合信号CMOS工艺实现。分析了环路参数对锁相环输出噪声影响,并对环路参数进行优化。1.8V电源电压下2GHz时钟的rms抖动,peak-peak抖动的测试...
关键词：锁相环 高速 环形振荡器 相位噪声 抖动 
一种新型结构的高速时钟数据恢复电路被引量：2
《复旦学报（自然科学版）》2006年第4期542-545,共4页叶国敬 孙曼 郭淦 洪志良 
Intel资助项目;SMIC资助项目
针对高速(Gb/s)串行数据通信应用,提出了一种混合结构的高速时钟数据恢复电路.该电路结构结合鉴频器和半速率二进制鉴相器,实现了频率锁定环路和相位恢复环路的同时工作.电路采用1.8 V,0.18μmCMOS工艺流片验证,面积约0.5 mm2,测试结果...
关键词：串行数据通信 时钟数据恢复 鉴频器 半速 
一种用于多通道10 Gbit以太网接口的CMOS3.125 Gb/s接收器(英文)
《复旦学报（自然科学版）》2005年第6期941-946,共6页黄林 叶菁华 郭淦 陈一辉 洪志良 
介绍了一种单片集成的3.125 Gb/s接收器的设计,它适用于IEEE 802.3ae四通道10 Gb/s以太网接口.电路采用了多相时钟结构和并行采样技术以降低电路速度要求.电荷泵采用了常跨导偏置技术以降低环路对工艺、电源电压和温度变化的敏感度.时...
关键词：接收器 多相时钟发生器 常跨导偏置 鉴相器 时钟数据恢复 1/5速率时钟 
一种采用半速结构的CMOS串行数据收发器的设计被引量：2
《Journal of Semiconductors》2005年第1期180-186,共7页黄林 郭淦 叶菁华 陈一辉 洪志良 
设计了一种单片集成的CMOS串行数据收发器 .该收发器用于线上速率为 1 2 5Gb/s的千兆以太网中 ,全集成了发送和接收的功能 ,主要由时钟发生器、时钟数据恢复电路、并串 /串并转换电路、线驱动器和均衡器组成 .为了降低系统设计难度和电...
关键词：收发器 时钟发生器 时钟数据恢复 线驱动器 均衡器 并串/串并转换 
Low Voltage CMOS Gilbert Mixers for Bluetooth Transceiver被引量：1
《Journal of Semiconductors》2004年第9期1066-1073,共8页崔福良 马德群 黄林 叶菁华 郭淦 洪志良 
Based on the analyses of the reported Gilbert mixers operating at low supply vol tage,a down-conversion mixer and an up-conversion mixer for 2.4GHz bluetooth transceiver are presented with the modified low voltage de...
关键词：bluetooth transceiver low  voltage MIXER 
0.18μm CMOS工艺3.125Gb/s发送器的设计被引量：1
《Journal of Semiconductors》2004年第8期1019-1023,共5页叶菁华 郭淦 黄林 陈一辉 洪志良 
介绍了一种采用深亚微米 CMOS工艺实现单片集成发送器的设计 .它适用于 IEEE 80 2 .3ae多通道 1 0 Gbps以太网接口 (Ethernet) .发送器主要由时钟发生器、多路选择器、占空比调整电路和片内阻抗匹配的线驱动器组成 .为了提高传输速率发...
关键词：发送器 功耗优化 多路器 线驱动器 占空比调整 
一种512Kbit同步高速SRAM的设计被引量：2
《固体电子学研究与进展》2004年第3期355-358,368,共5页叶菁华 陈一辉 郭淦 洪志良 
设计了一种深亚微米 ,单片集成的 5 1 2 K( 1 6K× 32位 )高速静态存储器 ( SRAM)。该存储器可以作为IP核集成在片上系统中。存储器采用六管 CMOS存储单元、锁存器型敏感放大器和高速译码电路 ,以期达到最快的存取时间。该存储器用 0 ....
关键词：静态存储器 敏感放大器 存取时间 
一种采用常跨导偏置技术的高速多相时钟发生器被引量：4
《微电子学》2004年第3期345-348,共4页陈一辉 郭淦 叶菁华 黄林 陈学峰 洪志良 
　介绍了一种基于电荷泵型锁相环的高速多相时钟发生器。采用常跨导偏置技术,使锁相环的频率响应对工艺、电源电压和温度的变化不敏感;在压控振荡器中采用镜像偏置,使该时钟发生器无需外部精确的偏置电压或电流。电路采用UMC0.18μmN阱C...
关键词：时钟发生器 锁相环 压控振荡器 常跨导偏置 
一种采用半速率时钟的1.25Gbit/s串行数据接收器的设计被引量：5
《通信学报》2004年第5期101-108,共8页郭淦 叶菁华 黄林 陈一辉 苏彦锋 洪志良 
介绍了一种用于接收1.25Gbit/s不归零随机数据的吉比特以太网接收器的设计。该电路采用半速率时钟结构,目的是为了以较低的功耗和简单的结构适应高速数据流。本文介绍了电路的主要组成部分和工作原理,突出了关键模块的设计。电路采用1.8...
关键词：以太网 时钟与数据恢复 接收器 均衡器 压控振荡器 串并转换 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部