算法加速器

作品数：10被引量：39H指数：3
导出分析报告
相关领域：自动化与计算机技术更多>>
相关作者：窦勇夏飞倪时策李宝峰蒋彭龙更多>>
相关机构：国防科学技术大学北京航天自动控制研究所南京大学华中科技大学更多>>
相关期刊：《智能计算机与应用》《计算机学报》《计算机辅助设计与图形学学报》《现代电子技术》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划上海-AM基金国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-9
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的模板匹配加速器的设计与实现被引量：1
《智能计算机与应用》2021年第8期6-10,14,共6页李锋 周仕杰 
本文针对当前基于计算机视觉的织物瑕疵检测系统在实时性及经济性上无法满足实际生产需求这一问题,对瑕疵检测领域的模板匹配算法进行了改进、设计并实现了一种基于FPGA的模板匹配算法加速器。为了提升加速器的工作效率,深入分析了该加...
关键词：织物瑕疵检测 模板匹配 FPGA 算法加速器 SOC 
基于FPGA的水平集图像分割算法加速器被引量：4
《电子与信息学报》2021年第6期1525-1532,共8页刘野 肖剑彪 吴飞 常亮 周军 
国家自然科学基金委员会-中国工程物理研究院NSAF联合基金(U2030204)。
水平集算法因其出色的性能,在图像分割领域中得到了广泛的应用。同时,与基于深度学习的图像分割算法相比,水平集算法不需要训练数据,大幅降低了数据标记带来的工作量。然而,目前水平集算法主要是基于软件开发,涉及大量复杂的计算,以及...
关键词：FPGA 硬件加速器 水平集 图像分割 
基于深度学习的实时图像目标检测系统设计被引量：14
《计算机测量与控制》2019年第7期15-19,共5页李林 张盛兵 吴鹃 
针对图像目标检测的嵌入式实时应用需求,采用合并计算层的方法对基于MobileNet和单发多框检测器(SSD)的深度学习目标检测算法进行了优化,并采用软硬件结合的设计方法,基于ZYNQ可扩展处理平台设计了实时图像目标检测系统;在系统中,根据...
关键词：深度学习 图像目标检测 实时 算法加速器 
全局自动图像配准算法加速器被引量：3
《计算机辅助设计与图形学学报》2012年第10期1363-1368,共6页李宝峰 田宝华 张晓明 郑明玲 
国家"八六三"高技术研究发展计划(2012AA01A301)
由于全局自动图像配准算法计算和存储复杂度高,不易实现实时处理,为此提出一种改进的基于块的全局自动图像配准算法加速器结构(BWAGIR II).该结构采用双组多体存储结构及优化的数据放置策略,支持在单个时钟周期内同时读取4×4插值窗口中...
关键词：图像配准 并行处理 算法加速器 FPGA 
基于FPGA视频图像的Canny算法加速器的设计被引量：3
《现代电子技术》2012年第9期91-94,共4页肖国尧 曲仕茹 
由于Canny算法自身的复杂性,使得其做边缘检测的处理时间较长。针对这个问题,提出和实现了一种Canny算法的硬件加速功能。加速功能的设计是以FPGA为硬件基础,并采用了流水线技术来对系统的结构改进和优化。最后通过对有加速器和无加速...
关键词：CANNY算子 边缘检测 加速器 现场可编程门阵列 
基于FPGA的细粒度并行CYK算法加速器设计与实现被引量：2
《计算机学报》2010年第5期797-812,共16页夏飞 窦勇 宋健 雷国庆 
国家"八六三"高技术研究发展计划项目基金(2007AA01Z106;2008AA01A201)资助~~
基于随机上下文无关文法(SCFG)理论模型进行RNA二级结构预测是目前采用计算方法研究RNA二级结构的一种重要途径.由于基于SCFG模型的标准结构预测算法(Coche-Younger-Kasami,CYK)巨大的时空复杂度,对CYK算法进行加速成为计算生物学领域...
关键词：生物信息学 RNA 二级结构预测 SCFG模型 并行CYK算法 FPGA 硬件加速器 
基于FPGA的带回溯的Smith-Waterman算法加速器的设计与实现被引量：1
《国防科技大学学报》2009年第5期29-32,共4页邹丹 窦勇 夏飞 倪时策 
教育部"高性能微处理器技术"创新团队资助项目(IRT0614)
针对传统的Smith-Waterman硬件算法加速器未保存回溯路径而无法回溯的问题,通过将计算路径存入外存,在FPGA平台上基于脉动阵列实现了带回溯的Smith-Waterman算法加速器,详细阐述了算法加速器回溯设计中的关键技术以及算法加速器的系统...
关键词：FPGA SMITH-WATERMAN算法 脉动阵列 回溯 
基于FPGA的细粒度并行K-means算法加速器的设计与实现被引量：2
《计算机工程与科学》2009年第A01期64-67,共4页倪时策 窦勇 雷元武 赵建勋 
国家自然科学基金资助项目(2007AA01Z106)
本文在深入分析K-means算法计算特征的基础上,基于FPGA平台提出并实现了一种细粒度的并行浮点K-means算法。设计采用了阵列多PE并行处理的任务划分策略,实现了处理单元间的负载平衡,采用数据驱动的流水线隐藏片外存储访问,设计了一种基...
关键词：K-MEANS算法 FPGA 硬件加速器 浮点实现 
低硬件成本的高性能Hash算法加速器VLSI设计被引量：2
《小型微型计算机系统》2007年第5期940-943,共4页顾叶华 曾晓洋 韩军 张章 
国家自然科学基金项目(90407002和60576024)资助;上海市科委AM基金项目(0502)资助
本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;...
关键词：安全Hash算法SHA-1 低成本 VLSI 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部