锁存

作品数：454被引量：452H指数：8
导出分析报告
相关领域：电子电信更多>>
相关作者：黄正峰梁华国鲁迎春吴秀龙彭春雨更多>>
相关机构：爱思开海力士有限公司三星电子株式会社美光科技公司高通股份有限公司更多>>
相关期刊：更多>>
相关基金：国家自然科学基金安徽省自然科学基金国家高技术研究发展计划国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=半导体技术x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于分段电容阵列的改进型逐次逼近型ADC
《半导体技术》2022年第2期126-133,共8页胡毅 李振国 侯佳力 国千崧 邓新伟 胡伟波 
国家电网有限公司总部管理科技项目(5100-201941436A-0-0-00)。
为缩短高速模数转换器(ADC)中高位(MSB)电容建立时间以及减小功耗,提出了一种基于分段式电容阵列的改进型逐次逼近型(SAR)ADC结构,通过翻转小电容阵列代替翻转大电容阵列以产生高位数字码,并利用180 nm CMOS工艺实现和验证了此ADC结构...
关键词：分段电容阵列 失配电压 锁存式比较器 一次性校准 逐次逼近型(SAR)模数转换器(ADC) 
基于双模互锁的抗三节点翻转锁存器设计
《半导体技术》2021年第10期759-764,794,共7页徐辉 孙聪 周乐 梁华国 黄正峰 李丹青 
国家自然科学基金面上项目(61674048,61874156);国家自然科学基金青年基金资助项目(61404001);国家自然科学基金重点合作项目(61834006);国家重大科研仪器研制项目(62027815)。
随着半导体工艺的发展,集成电路对单粒子效应所引起的软错误更加敏感。为了减弱或消除软错误对集成电路的影响,提出了一种基于32 nm CMOS工艺的抗三节点翻转(TNU)锁存器。该锁存器通过两个互锁的单节点翻转自恢复单元与C单元相连来抗TN...
关键词：软错误 三节点翻转(TNU) 锁存器 时钟门控 快速传输路径 
一种新型抗多节点翻转加固锁存器
《半导体技术》2021年第3期188-192,197,共6页张楠 宿晓慧 郭靖 李强 
国家自然科学基金资助项目(61604133)。
在纳米锁存器中,由电荷共享效应导致的多节点翻转(MNU)正急剧增加,成为主要的可靠性问题之一。尽管现有的辐射加固锁存器能够对MNU进行较好的容错,但是这些加固锁存器只依赖于传统的冗余技术进行加固,需要非常大的硬件开销。基于辐射翻...
关键词：多节点翻转(MNU) 电荷共享 辐射加固 锁存器 容错 
一款消除浮空点并自锁存的老化预测传感器被引量：1
《半导体技术》2019年第3期216-222,共7页徐辉 汪海 孙侠 
国家自然科学基金资助项目(61404001;61306046;61704001);安徽省自然科学基金青年项目(1808085QF196);安徽省高校省级自然科学研究重大项目(KJ2014ZD12);淮南市科技计划资助项目(2013A4011)
针对负偏置温度不稳定性引起的组合逻辑电路老化,提出了一款消除浮空点并自锁存的老化预测传感器。该传感器不仅可以预测组合逻辑电路老化,而且能够通过传感器内部的反馈来锁存检测结果,同时解决稳定性校验器在锁存期间的浮空点问题,其...
关键词：传感器 老化预测 自锁存 浮空点 逻辑电路 负偏置温度不稳定性 
一种抗老化消除浮空点并自锁存的老化预测传感器被引量：1
《半导体技术》2017年第12期944-950,共7页徐辉 董文祥 易茂祥 
国家自然科学基金资助项目(61404001;61306046);国家自然科学基金面上项目(61371025);安徽省高校省级自然科学研究重大项目(KJ20148D12);淮南市科技计划(2013A4011)
随着集成电路芯片制造工艺进入纳米阶段,电路可靠性问题变得越来越严重,以负偏置温度不稳定性效应为代表的电路老化也逐渐成为影响其性能的重要因素。基于老化预测的精确性和传感器功能的多样性,提出了一种抗老化、可编程的老化预测传...
关键词：负偏置温度不稳定性 传感器 老化 浮空点 集成电路 
低功耗高精度的电压比较器设计被引量：1
《半导体技术》2011年第1期67-70,共4页赵海涛 檀柏梅 赵毅强 耿俊峰 
设计了一款用于实现10位精度逐次逼近型模数转换器(SAR ADC)的电压比较器,该比较器采用高速高精度比较器结构并进行了优化,在高速度、低功耗锁存器的基础上加预放大级以提高比较精度,加RS触发器优化处理比较器的输出信号。同时,采用失...
关键词：低功耗 前置放大器 失调校准 锁存器 电压比较器 
改进的共享锁存器同步器的设计和应用
《半导体技术》2010年第9期918-922,共5页冯华星 李晓江 
国家部委基金支持项目
随着设计复杂度的提高,当前SOC系统的集成能力空前提高,SOC的设计面临巨大的挑战。针对多时钟域之间的亚稳态现象,分析了亚稳态产生的原因,介绍了几种同步器的工作原理,比较了各自的优缺点,在此基础上提出了一种改进的共享锁存器同步器...
关键词：多时钟域 亚稳态 同步器 GPS FPGA 验证 
微波宽带单片集成电路二分频器的设计与实现被引量：2
《半导体技术》2008年第2期164-166,共3页陈凤霞 默立冬 吴思汉 
国家自然科学基金重点资助项目(90307016);预先研究项目(E0617010)
采用D触发器进行分频,设计了基于主从D触发器的1∶2分频器,该分频器主要由输入缓冲电路、分频器内核、输出缓冲电路和电流偏置电源四个模块组成。HBT工艺具有速度快、相位噪声低的优点,采用HBT工艺,成功地设计了输入频率范围为50 MHz^7 ...
关键词：二分频器 异质结双极晶体管 锁存器 D触发器 阻抗匹配 
可自校正失调电压的BiCMOS锁存比较器设计
《半导体技术》2005年第6期67-69,共3页李彦旭 崔占忠 徐立新 陈曦 
在对传统CMOS锁存比较器分析的基础上,设计了一种可自校正失调电压的BiCMOS锁存比较器,它既具有双极型电路快速、输入失调电压低和大电流驱动能力,又具备CMOS电路低功耗和高集成度的特性,因而它们特别适用于高速缓冲数字信息系统和其它...
关键词：双极互补金属氧化物半导体 输入失调电压 锁存比较器 
两相时钟方案
《半导体技术》2003年第9期65-68,共4页郑兆青 敖育红 陈朝阳 沈绪榜 
选择时钟方案是同步时序集成电路设计的前提。本文阐述了两相时钟方案的规则,通过比较一相时钟与两相时钟方案,给出了两相时钟方案用于同步时序电路设计的优点。最后结合例子简要介绍了该方案在VERILOG HDL中的应用及其注意事项。
关键词：两相时钟 同步时序集成电路设计 锁存器 触发器 VERILOG-HDL 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部