可测试性设计

作品数：183被引量：407H指数：9
导出分析报告
相关领域：电子电信自动化与计算机技术更多>>
相关作者：李晓维向东李华伟黄以锋景博更多>>
相关机构：中国科学院清华大学国防科学技术大学湖南大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划中国人民解放军总装备部预研基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学与计算机x
共 条 记 录，以下是1-9
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
单元感知测试的优化方案
《微电子学与计算机》2024年第8期109-114,共6页李锦明 刘洁 
装发基础研究项目(514010504-308)。
越来越多的半导体公司采用新型故障模型——单元感知测试(Cell Aware Test,CAT)来提高库单元内部覆盖率和低缺陷率,但CAT在自动测试向量生成(Auto Test Pattern Generation,ATPG)过程中使用的测试向量数量多,运行时间长,显著地增加测试...
关键词：细胞感知测试 可测试性设计 合并时钟域 总临界区域 
基于合并时钟域的片上时钟描述优化方法
《微电子学与计算机》2024年第7期104-109,共6页刘洁 李锦明 
装发基础研究(514010504-308)。
多时钟域的可测试性设计有两种描述片上时钟(On Chip Clock,OCC)行为的方法:时钟控制定义(Clock Control Definition,CCD)和命名捕获过程(Named Capture Procedure,NCP)。但这两种方法都存在不足:CCD无法定义复杂的时钟方案和捕获方案;...
关键词：多时钟域 可测试性设计 片上时钟 合并时钟域NCP 
基于外壳架构与测试访问机制的数字芯核可测试性设计被引量：2
《微电子学与计算机》2012年第6期42-45,50,共5页陈圣俭 李广进 高华 
国家自然科学基金资助项目(61179001)
深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测...
关键词：IEEE Std1500 外壳 可测试性 测试访问机制 TAM控制器 
数字电视解调芯片的可测试性设计与优化被引量：3
《微电子学与计算机》2008年第8期172-175,共4页林平分 余会星 
介绍了VLSI芯片的测试技术及故障模型,针对一款数字电视接收系统解调芯片,从设计中不同的阶段分析了集成电路的可测试性设计及其优化,解决了由于集成大量存储器引起的测试覆盖率低的问题,完成了该芯片满足时序要求的可测试性设计及优化...
关键词：可测试性设计 故障模型 测试图形 测试覆盖率 
一款雷达信号处理SOC芯片的存储器内建自测试设计被引量：5
《微电子学与计算机》2008年第7期95-99,共5页饶全林 何春 饶青 刘辉华 
内建自测试(BIST)为嵌入式存储器提供了一种有效的测试方法.详细介绍了存储器故障类型及内建自测试常用的March算法和ROM算法.在一款雷达信号处理SOC芯片中BIST被采用作为芯片内嵌RAM和ROM的可测试性设计的解决方案.利用BIST原理成功地...
关键词：存储器内建自测试 故障模型 MARCH算法 ROM算法 可测试性设计 
应用边界扫描技术提高电路板可测试性的两种优化问题被引量：2
《微电子学与计算机》2004年第11期43-46,共4页牛春平 常天庆 陈圣俭 任哲平 
边界扫描测试技术很好地解决了VLSI电路诊断、测试的困难问题,得到了广泛的应用。作者在查阅大量文献资料的基础上,总结出了边界扫描技术在提高电路板可测试性上的两种优化问题:即设计过程中设计复杂性和测试性改善的优化,以及在测试生...
关键词：可测试性设计 边界扫描 优化 算法 
自动提取RTL级集成电路时序信息
《微电子学与计算机》2003年第6期1-3,共3页高燕 沈理 
文章以Verilog硬件描述语言描述的电路为研究对象,给出RTL级集成电路的静态时序深度和动态时序深度概念。从静态、动态两方面出发度量语句的执行效果和程序运行的时序关系,并实现了信息的自动提取,从而为高层次测试生成、设计验证提供...
关键词：RTL级集成电路 时序信息 自动提取 硬件描述语言 可测试性设计 
系统芯片中低功耗测试的几种方法被引量：3
《微电子学与计算机》2002年第10期20-23,共4页蒋敬旗 周旭 李文 范东睿 
国家863计划项目(2001AA111070)
在系统芯片可测试性设计中考虑功耗优化问题是当前国际上新出现的研究领域。在可测试性设计中考虑功耗的主要原因是数字电路在测试方式下的功耗比系统在正常工作方式下高很多。测试期间的功耗会引发系统成本上升,可靠性降低,成品率下降...
关键词：系统芯片 低功耗 集成电路测试 可测试性设计 
循环移位可编程序逻辑阵列的可测试性设计被引量：1
《微电子学与计算机》1993年第9期21-23,共3页韩继国 
本文研究了一种“芯片内部自测式”可编程序逻辑阵列(Built-in Sclf Tcst PLA)的设计方法:循环移位PLA(简称CS-PLA)法.CS-PLA与其他PLA可测试性设计方法相比,具有故障覆盖率高、对电路速度影响小、测试生成简单等特点,当PLA嵌入在芯片...
关键词：逻辑阵列 可测试性 设计 循环移位 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部