加法器

作品数：398被引量：465H指数：8
导出分析报告
相关领域：电子电信更多>>
相关作者：刘伟强周婉婷李磊武金木李艳更多>>
相关机构：松下电器产业株式会社三星电子株式会社电子科技大学国防科学技术大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划浙江省自然科学基金国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学与计算机x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于择多-非-图的忆阻加法器设计被引量：1
《微电子学与计算机》2022年第5期104-110,共7页李志刚 陈辉 刘鹏 武继刚 
计算机体系结构国家重点实验室开放课题(CARCH201907);广东省基础与应用基础研究基金(2019A1515110284,2021A1515011962)。
针对基于忆阻器的数字逻辑设计中存在延时开销和面积开销较高的问题,提出了一种双择多-非-图(Double Majority-Inverter-Graph,DMIG)逻辑.该逻辑能在一个时钟周期内同步实现2个择多-非-图逻辑.通过初始化DMIG结构中的忆阻器为不同的逻...
关键词：忆阻器 非易失计算 存内逻辑设计 择多-非-图 全加器 
忆阻器的三值逻辑门和加法器设计被引量：3
《微电子学与计算机》2021年第7期60-66,共7页钟悦航 武继刚 刘鹏 姚廉 
计算机体系结构国家重点实验室开放课题(CARCH201907);广东省基础与应用基础研究基金(2019A1515110284)。
现有忆阻器的三值逻辑电路设计中无法级联且无法保存输入输出值,导致面积开销和功耗增加.通过对忆阻器辅助逻辑进行扩展,设计了忆阻器的三值逻辑门,具备三值逻辑的完备性.在此基础上设计实现了三值译码器和三值加法器.使用Spice仿真软...
关键词：忆阻器 三值逻辑 加法器 SPICE 
基于RRAM的运用MIG逻辑设计的加法器电路被引量：3
《微电子学与计算机》2017年第12期50-54,共5页刘文楷 范冬宇 戴澜 张锋 
国家自然科学基金项目(61474134);北京市未来芯片技术高精尖创新中心科研基金资助项目(KYJJ2016007)
本文采用SMIC 0.18μm CMOS工艺,设计了一种基于阻变随机存储器(RRAM)的加法器电路.区别于传统的蕴含逻辑(IMP)型加法器,本设计选取新型的多数表决器逻辑(Majority-Inverter Graph,MIG)实现加法运算.文中设计并验证了基于MIG逻辑的一位...
关键词：阻变随机存储器 多数表决器逻辑 存储器计算 加法器 
基于Han-Carlson结构的加法器优化设计被引量：1
《微电子学与计算机》2017年第3期79-81,共3页刘加东 李磊 
Han-Carlson结构是介于Kogge-Stone结构和Brent-Kung结构之间的一种并行前缀加法器,并且结合了两种结构的优势.基于Han-Carlson结构并行前缀加法器,对其结构特点进行研究分析,在延时和面积上进行折中选择,提出了一种优化方案,牺牲部分延...
关键词：并行前缀加法器 Han-Carlson结构 优化 面积 功耗 
L32嵌入式处理器动态流水线的设计与实现
《微电子学与计算机》2014年第12期34-37,共4页张云龙 来智勇 刘志鹏 
L32嵌入式处理器是自主研发的一种CISC 32位处理器,面向控制领域,能进行32位、16位、8位和1位算数逻辑运算,其三级流水线结构已通过Verilog HDL实现和验证.以此为基础,设计并实现了一种六级动态流水线方案,把原需要两个时钟周期的加法...
关键词：嵌入式处理器 动态流水线 加法器 并行执行 吞吐率 
54位高速冗余二进制乘法器的设计被引量：2
《微电子学与计算机》2014年第4期140-143,共4页崔晓平 高鹏辉 尹洁珺 丁晶 李启 
冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程...
关键词：冗余二进制乘法器 布斯编码 部分积 并行前缀加法器 
MOS电流模逻辑加法器结构设计被引量：1
《微电子学与计算机》2013年第2期60-64,共5页梁蓓 马奎 傅兴华 
贵州省重点实验室建设计划项目(Z[2010]4006)
为克服传统静态CMOS电路在高频工作时的缺陷,引入了MOS电流模逻辑(MOS Current Mode Logic,MCML)电路.MCML电路是一种差分对称结构逻辑电路,与传统的CMOS电路比较,在高频段工作时功耗相对较低,具有典型的高速低功耗特性.在对MCML电路的...
关键词：MCML 高速低功耗电路 加法器结构 差分逻辑电路 
Sklansky并行前缀加法器的优化设计被引量：3
《微电子学与计算机》2013年第1期97-99,共3页王晓泾 崔晓平 王大宇 
Sklansky结构是并行前缀加法器中一种典型的结构,但其过大扇出引起的延时增加使得对它的使用受到了限制.本文针对该问题提出了一种优化方法,它通过增加相同进位单元使得扇出系数最大为2.在Synopsys公司综合工具Design Compiler上的综合...
关键词：并行前缀加法器 Sklansky结构 扇出 延时 
采用对称结构MRF逻辑的亚微瓦级超低功耗加法器设计
《微电子学与计算机》2012年第12期43-46,共4页耿强 段成华 
文中提出了一种具有高抗干扰能力的对称结构改进型MRF逻辑,并由此采用混合设计策略实现了一个8位超前进位加法器.该加法器在Synopsys HSPICE模拟仿真平台上使用台积电的65nm低Κ电介质工艺器件模型进行了验证.电路仿真结果表明,在0.25V...
关键词：超低功耗 亚阈值 马尔科夫随机场 抗干扰能力 
一种改进的基于Kogge-Stone结构的并行前缀加法器被引量：3
《微电子学与计算机》2011年第2期47-50,共4页赵翠华 娄冕 张洵颖 沈绪榜 
基于并行前缀算法的Kogge-Stone结构,通过改进其结构层次上的逻辑电路,提出一种改进的并行前缀加法器.与传统电路相比,该加法器不仅可以减小面积、功耗和延时,而且随着位宽的加大其优势更加明显,是适用于宽位的并行前缀加法器.
关键词：并行前缀算法 Kogge-Stone结构 并行前缀加法器 
全选清除导出
共4页<1234>
检索报告 对象比较 聚类工具 使用帮助 返回顶部