加法器

作品数：398被引量：465H指数：8
导出分析报告
相关领域：电子电信更多>>
相关作者：刘伟强周婉婷李磊武金木李艳更多>>
相关机构：松下电器产业株式会社三星电子株式会社电子科技大学国防科学技术大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划浙江省自然科学基金国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=现代电子技术x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于Sklansky结构的24位并行前缀加法器的设计与实现被引量：1
《现代电子技术》2015年第21期145-148,共4页姚若河 马廷俊 苏少妍 
国家自然科学基金项目(61274085);华南理工大学中央高校基本科研学生项目(10561201435)
针对串行进位加法器存在的延时问题,采用一种基于Sklansky结构的并行前缀加法器,通过对并行前缀加法器各个模块进行优化,设计实现了一个24位并行前缀加法器。通过与24位串行进位加法器进行延时比较,结果表明,Sklansky并行前缀结构的加法...
关键词：并行前缀加法器 Sklansky结构 优化延时 并行思想 
64位高性能冗余二进制—二进制数转换器的设计
《现代电子技术》2015年第10期103-106,110,共5页胡薇 崔晓平 陈鑫 
国家自然科学基金资助项目(61106029)
冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法...
关键词：RB-NB转换器 并行前缀加法器 进位跳跃加法器 冗余二进制乘法器 
蔡氏混沌保密通信系统仿真研究被引量：1
《现代电子技术》2013年第21期74-77,共4页李春明 姬胜凯 
为了验证混沌在通信系统中的同步,做了蔡氏混沌同步原理的仿真实验。建立两种基于蔡氏混沌的保密通信系统,通过系统仿真得出基于环形蔡氏混沌的通信系统要优于基于传统蔡氏混沌通信系统。提出两种在混沌通信系统中加入信号的方式,仿真...
关键词：蔡氏电路 混沌同步 保密通信 加法器 
基于改进型选择进位加法器的32位浮点乘法器设计被引量：4
《现代电子技术》2013年第16期133-136,共4页刘容 赵洪深 李晓今 
在修正型Booth算法和Wallace树结构以及选择进位加法器的基础上,提出了一种新型32位单精度浮点乘法器结构。该新型结构通过截断选择进位加法器进位链,缩短了关键路径延时。传统选择进位加法器每一级加法器的进位选择来自上级的进位输出...
关键词：修正Booth算法 Wallace树结构 选择进位加法器 浮点乘法器 
基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1
《现代电子技术》2012年第8期154-156,共3页王鲁豫 陈春深 国磊 
设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,...
关键词：布斯算法 部分积 9-2压缩 两级超前进位加法器 
一种自定时的前置进位加法器设计
《现代电子技术》2010年第2期19-21,共3页徐丽 辛晓宁 杨志家 
从时序控制的角度出发,研究提高加法器性能的方法。在研究前置进位加法器的算法和结构后,又对多米诺电路的时钟控制技术进行深入分析。结合前置进位结构和自定时时钟控制,设计了一个32 b多米诺加法器。该加法器能有效地提高时钟使用率。...
关键词：加法器 自定时 多米诺 前置进位 
单精度浮点加法器的FPGA实现
《现代电子技术》2009年第8期8-10,共3页王顺 戴瑜兴 
在FPGA上实现单精度浮点加法器的设计,通过分析实数的IEEE 754表示形式和IEEE 754单精度浮点的存储格式,设计出一种适合在FPGA上实现单精度浮点加法运算的算法处理流程,依据此算法处理流程划分的各个处理模块便于流水设计的实现。所以...
关键词：IEEE 754 单精度浮点 加法运算 FPGA 
性能改进的16位超前进位加法器被引量：1
《现代电子技术》2007年第22期172-174,共3页李嘉 蒋林 
加法运算是最重要最基本的运算,所有的其他基本算术运算,减、乘、除、模乘运算最终都能归结为加法运算。在不同的场合使用的加法器对其要求也不同,有的要求速度更快,有的要求面积更小。基于速度更快的要求,对3种常用加法器从结构与性能...
关键词：串行进位加法器 超前进位加法器 流水线 逻辑综合 
基于FPGA的高速FIR数字滤波器的设计被引量：5
《现代电子技术》2007年第15期184-187,共4页王心焕 
采用了分布式算法、Booth算法、Wallace树和超前进位加法器、进位选择加法器结构,以及流水线技术,基于FPGA进行了高速FIR数字滤波器的设计。以低通FIR数字滤波器为例,利用Matlab辅助滤波器设计并做了频谱特性的验证,在ISE软件上进行了...
关键词：分布式算法 BOOTH算法 WALLACE树 超前进位加法器 进位选择加法器 流水线技术 ISE 
用于DDS系统相位累加器的加法器设计被引量：2
《现代电子技术》2007年第13期49-50,54,共3页张萍 高海霞 柴常春 杨银堂 
直接数字频率合成器(DDS)具有频率转换时间短、分辨率高、输出相位连续等优点,是现代频率合成的重要技术之一。在分析了DDS基本原理的基础上,对DDS中的核心单元之一相位累加器进行了系统研究。分别利用镜像电路和超前进位全加器实现信...
关键词：直接数字频率合成器 相位累加器 镜像加法器 超前进位加法器 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部