分接器

作品数：50被引量：20H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：冯军王志功王贵朱恩邱玲更多>>
相关机构：东南大学邮电部中国电子科技集团第五十四研究所国家电网公司更多>>
相关期刊：《微电子学与计算机》《通信技术》《微处理机》《中国学术期刊文摘》更多>>
相关基金：国家高技术研究发展计划国际科技合作与交流专项项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于InP HBT工艺的50 Gb/s 1:4量化降速电路
《电子技术应用》2020年第6期45-50,共6页周浩 张有涛 
基于南京电子器件研究所的0.7μm InP HBT工艺设计了一种数据转换速率达到50 Gb/s的1:4量化降速芯片。该芯片同时将前端高速高灵敏度比较器与一个1:4分接器集成到单芯片中,能够直接一次性实现对2~18 GHz带宽的模拟输入信号的可靠接收和...
关键词：高速电路 比较器 分接器 树型结构 InP HBT 高灵敏度 
基于FPGA的数字分接器及同步复接器设计被引量：1
《微处理机》2016年第3期93-96,共4页李奕聪 邵建龙 
随着通信系统对数据传输容量和传输速率的要求越来越高,数字复接和分接技术在数字通信系统中的地位越来越重要,复接器和分接器成为通信系统中的基本器件,基于FPGA对其进行了建模和设计。用FPGA设计的分接器和复接器最大的优势是使用灵活...
关键词：FPGA芯片 同步复接器 分接器 帧同步 内码产生器 时序发生器 分路器 
3.125Gb/s基于PS/PI型的时钟与数据恢复电路设计
《中国集成电路》2013年第5期28-33,共6页邱旻韡 张长春 李轩 李卫 郭宇锋 方玉明 陈德媛 
基于标准0.18μmCMOS工艺,设计了一种全速率PS/PI型时钟与数据恢复(CDR)电路。该电路主要由bang-bang型鉴相器、数字控制模块、分接器、相位选择器以及相位插值器等模块构成。根据本CDR的特点,提出了一种在分接器后对超前、滞后信息进...
关键词：时钟数据恢复 数模混合电路 分接器 相位插值器 
低功耗0.18μm 10Gbit/s CMOS 1∶4分接器设计被引量：2
《东南大学学报（自然科学版）》2013年第2期274-278,共5页潘敏 冯军 
国家高技术研究发展计划(863计划)资助项目(2011AA10305);国家国际科技合作资助项目(2011DFA11310)
为了实现光纤通信系统中高速分接器低功耗的需求,采用0.18μm CMOS工艺实现了一个全CMOS逻辑10 Gbit/s 1∶4分接器.整个系统采用半速率树型结构,由1∶2分接单元、2分频器单元以及缓冲构成,其中锁存器单元均采用动态CMOS逻辑电路,缓冲由...
关键词：分接器 低功耗 动态CMOS逻辑 
基于65nm CMOS工艺的高速串并转换电路设计被引量：1
《中国集成电路》2012年第4期57-60,68,共5页付秀兰 孙立宏 
本文介绍了一种适用于高速差分数据接收的CMOS串并转换电路,该电路主要由时钟电路、1:2数据分割电路和1:5分接器组成。采用65nm工艺,仿真结果表明,在数据传输速度为5Gb/s时功耗为12mW。
关键词：光纤通信 数据接收 串并转换 分接器 
用于光纤传输系统的10Gbit/s CMOS 1∶8分接器
《微电子学与计算机》2009年第12期164-167,共4页徐跃 
南京邮电大学科学基金(NY207087)
采用TSMC0.25μm RF CMOS工艺设计了一个应用于光纤传输系统的10Gbit/s CMOS 1∶8分接器.整个系统采用树型结构,由3级1∶2分接器、2级1∶2分频器、级间缓冲器和输入、输出接口电路构成.为了适应高速度的要求,所有电路全都采用源极耦合...
关键词：光纤传输系统 分接器 源极耦合场效应管逻辑 锁存器 
基于FPGA二次群分接器的实现
《电子技术（上海）》2009年第9期77-78,80,共3页刘福奇 拱息发 陈平 
提出了一种二次群的分接器的实现方法。分析了二次群的帧结构,二次群分接的各个组成部分,包括帧头捕获、帧丢失告警、基群信号提取、去除插入码、负码速调整等二次群分接的关键技术。实现上述功能的VHDL语言的程序段。该设计在FPGA中实...
关键词：FPGA 二次群 分接 码速调整 VHDL 
基于锗硅工艺的40-Gb／s分接器被引量：2
《固体电子学研究与进展》2009年第2期276-280,共5页王贵 王志功 李伟 唐万春 
国家863计划项目支持(2003AA31G030)
采用0.35μmSiGeBiCMOS工艺设计了一个1∶2分接器,核心电路单元采用经过改进的电路结构实现。由于传统的发射极耦合逻辑结构(ECL)电路的工作速度不能达到要求,对此加以了改进,在发射极耦合逻辑结构中增加一级射极跟随器,形成发射极-发...
关键词：分接器 锗硅 锁存器 缓冲器 发射极-发射极耦合逻辑 
1.5 V 0.35μm CMOS 3.2 Gb/s 1:4分接器设计
《上海交通大学学报》2007年第S2期24-27,共4页邱玲 冯军 
采用CSM 0.35μm CMOS工艺,设计了低电压高速1∶4分接器.分接器采用半时钟树型结构,由1个高速1∶2分接器和2个低速1∶2分接器级联而成.整个电路实现的基本单元为共栅动态负载锁存器.电路最高可工作在3.2 Gb/s,电源电压为1.5 V,整体电路...
关键词：分接器 低电压 CMOS 动态负载 
基于FPGA的同步数字分接设计
《广西轻工业》2007年第10期88-90,共3页张兴旺 
本文首先介绍了数字复接系统的基本原理,包括复接器和分接器。并且对于两路信号的同步分接处理进行了详细的设计说明。实际应用结果表明,系统工作稳定可靠,设计是成功的。
关键词：分接器 位同步 
全选清除导出
共5页<12345>
检索报告 对象比较 聚类工具 使用帮助 返回顶部