SCFL

作品数：6被引量：14H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：冯军杨守军王志功朱恩徐阳更多>>
相关机构：东南大学合肥工业大学南京理工大学信息产业部更多>>
相关期刊：《东南大学学报（自然科学版）》《半导体技术》《中国有色金属学报》《功能材料与器件学报》更多>>
相关基金：国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-6
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
用于12.5Gbit/s SerDes系统锁相环倍频器设计
《半导体技术》2012年第12期918-922,共5页茅俊伟 冯军 窦建华 章丽 李伟 
采用0.18μm CMOS工艺设计了一款6.25 GHz锁相环倍频器,该倍频器适用于12.5 Gbit/s半速率复接的串行器/解串器(SerDes)发射系统。该锁相环倍频器不仅为SerDes发射系统提供6.25 GHz的时钟,也为系统提供1.25 GHz占空比1∶4的时钟。设计中...
关键词：串行器 解串器(SerDes) 锁相环倍频器 分频器 SCFL触发器 真单相时钟(TSPC) 
24 Gbit/s 0.2μm PHEMT复接器被引量：2
《东南大学学报（自然科学版）》2004年第3期289-292,共4页杨守军 王志功 朱恩 冯军 熊明珍 夏春晓 
国家高技术研究发展计划 (863计划 )资助项目(2 0 0 1AA3 12 0 60 )
本文利用Philips公司OMMIC 0 2 μmGaAsPHEMT工艺 ,设计出 2 4Gbit/s的复接器 .应用源极耦合FET逻辑 (SCFL) ,使逻辑电路能够在 2 4Gbit/s速率上正常工作 .时钟采用二倍频方案 ,解决了多级复接中的高速时钟问题 .改进异或门拓扑结构实...
关键词：光通信 复接器 SCFL 倍频器 
2.5～40Gb/s光收发关键器件芯片技术被引量：4
《中国有色金属学报》2004年第F01期369-380,共12页朱恩 王志功 冯军 黄颋 王欢 陈海涛 孟凡生 杨守军 吴春红 仇应华 沈桢 郁伟嘉 王雪艳 程树东 孙玲 费瑞霞 王峻峰 刘欢艳 陈明洁 
介绍了2.5～40Gb/s的光通信收发器处理芯片的研究情况,芯片功能包括复接器、激光驱动器、前置放大器与限幅放大器、时钟恢复和数据判决电路以及分接器。采用的工艺有0.18/0.25μmCMOS,0.15/0.2μmGaAsPHEMT和2μmGaAsHBT等,采用多项目...
关键词：光纤通信 SDH 超高速集成电路 收发器 CMOS GaAs PHEMT HBT SCFL VCO 
0.18μmCMOS 10 Gbit/s分接器设计被引量：7
《电子工程师》2004年第3期5-6,9,共3页徐阳 冯军 
国家"8 63"计划光电子主题项目(No .2 0 0 1AA3 12 0 10 2 0 0 1AA3 12 0 60 )
分析了分接器的电路原理及系统结构 ,通过比较 ,给出了最优的实现方案。使用TSMC 0 .18μmCMOS工艺设计出了速率为 10Gbit/s的分接器。简要介绍了单元电路的电路结构 ,给出了仿真结果和版图。芯片的电源供电电压为 1.8V ,功耗为 4 0 0mW。
关键词：CMOS 分接器 光纤通信 同步数字系列 SCFL 
10Gbit/s0.18μmCMOS光纤通信用数据判决电路设计被引量：1
《电子工程师》2004年第3期20-22,共3页陆竞虞 冯军 
介绍了采用TSMC公司 0 .18μmCMOS工艺设计速率为 10Gbit/s的数据判决电路 ,分析了数据判决电路的系统结构以及单元电路结构 ,给出了仿真结果。该电路采用 + 1.8V电源供电 ,功耗为 10 2mW ,5 0Ω负载上单端输出摆幅 4 0 0mV。整个芯片...
关键词：CMOS 光纤通信 数据判决电路 SCFL 
采用SCFL的GaAs双模高速分频器
《功能材料与器件学报》2000年第3期157-160,共4页王国全 
介绍了三种GaAs双模高速分频器的设计,分别讨论了双模分频器的工作原理及三种电路的逻辑设计，以及基于源耦合场效应管逻辑的电路结构，并给出了三种电路的模拟结果。
关键词：GAAS 源耦合场效应管逻辑 双模高速分频器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部