云南高校图书馆联盟文献共享服务平台- 国家高技术研究发展计划(2011AA010403)

国家高技术研究发展计划(2011AA010403): 作品数：17被引量：22H指数：3; 导出分析报告; 相关作者：张锋赵建中李优邓宁周玉梅更多>>; 相关机构：中国科学院微电子研究所湖南大学清华大学长江大学更多>>; 相关期刊：《半导体技术》《科学技术与工程》《Chinese Physics B》《湖南大学学报（自然科学版）》更多>>; 相关主题：RRAMHFO高速串行接口存储器阻抗更多>>; 相关领域：电子电信自动化与计算机技术更多>>

增强RRAM可靠性的热通量压缩算法被引量：1: 《北京航空航天大学学报》2016年第5期992-998,共7页项中元张锋; 国家"863"计划(2011AA010403);国家自然科学基金(61474134)~~; 为提高阻变存储器(RRAM)的可靠性,研究了RRAM中的热串扰问题,提出了一种热通量压缩(TFC)算法,通过在RRAM读写电路之前加入TFC算法,降低在RRAM中产生的焦耳热,从而减弱RRAM中的热串扰问题,提高RRAM的可靠性。TFC算法通过分析计算写入数...; 关键词：阻变存储器(RRAM) 焦耳热热串扰保持时间热通量压缩(TFC)算法

基于E-TSPC技术的10 GHz低功耗多模分频器的设计被引量：3: 《半导体技术》2016年第2期96-101,共6页胡帅帅周玉梅张锋; 国家高技术研究发展计划(863计划)资助项目(2011AA010403);国家自然科学基金资助项目(61474134); 基于扩展的真单相时钟（E-TSPC）技术,设计了一款用于10 GHz扩频时钟发生器（SSCG）的分频比范围为32~63的多模分频器（MMD）。在设计中,基于D触发器的2/3分频器采用了动态E-TSPC技术,这不仅降低了功耗和芯片面积,而且改善了最高工作频...; 关键词：扩展的真单相时钟(E-TSPC) 多模分频器(MMD) 扩频时钟发生器(SSCG) 低功耗动态逻辑

10GHz低相噪扩频时钟发生器的设计与实现被引量：2: 《湖南大学学报（自然科学版）》2016年第2期109-114,共6页曾云邱玉松张锋夏宇; 国家自然科学基金资助项目(61350007);国家高技术研究发展计划(863计划)项目(2011AA010403)~~; 基于55nm CMOS工艺设计并制造了一款小数分频锁相环低相噪10GHz扩频时钟发生器(SSCG).该SSCG采用带有开关电容阵列的压控振荡器实现宽频和低增益,利用3阶MASHΔΣ调制技术对电路噪声整形降低带内噪声,使用三角波调制改变分频系数使扩频...; 关键词：扩频时钟发生器锁相环 ΔΣ调制器相位噪声

高速串行接口接收端阻抗校正电路设计被引量：1: 《微电子学与计算机》2015年第12期54-58,共5页虞鑫栋姚穆陈玉虎李优赵建中张锋; 国家高技术研究发展计划("八六三"计划)项目(2011AA010403);国家科技重大专项项目(2014ZX02302002); 研究并设计了一款应用于高速串行接口接收端的阻抗自校正电路,用以降低因接收器输入端阻抗不匹配而造成的信号反射,提高信号完整性.阻抗自校正电路采用由比较器和阻抗校正单元组成的数模混合负反馈环路结构,其中阻抗校正单元由有限状态...; 关键词：高速串行接口阻抗自校正数模混合校正精度回波损耗

基于高速串行接口的m序列采样特性研究与应用被引量：1: 《科学技术与工程》2015年第22期162-166,共5页虞鑫栋赵建中李优张锋; 国家"863"高技术研究发展项目(2011AA010403);国家自然科学基金(61474134)资助; m序列由于具有良好的伪随机特性在无线通信、保密通信、码分多址通信(CDMA)中应用十分广泛。通过对m序列采样性质的深入研究,发现当n级m序列的采样频率为f/(2i)时,其采样序列与原序列平移等价,并把这个特性作为采样定理的推论。利用有...; 关键词：M序列采样特性本原多项式有限域采样定理

三维存储器的存储单元形状对其性能的影响: 《微纳电子技术》2015年第7期409-413,420,共6页丰伟邓宁; 国家高技术研究发展计划(863计划)资助项目(2011AA010403); 简要介绍了三维存储器出现的背景和几种得到广泛关注的三维存储器;建立模型分析了位成本缩减(BiCS)、垂直堆叠存储阵列(VSAT)和垂直栅型与非闪存阵列(VG-NAND)三种代表性的三维存储器的存储单元的形状对其性能的影响,从理论分析的角度...; 关键词：三维与非型闪存存储器单元形状 Sentaurus仿真

一款阻抗自校正5Gbit/s大摆幅电压模发送器: 《半导体技术》2015年第5期333-337,363,共6页陈玉虎周玉梅张锋; 国家科技重大专项资助项目(2014ZX02302002);国家高技术研究发展计划(863计划)资助项目(2011AA010403); 研究并设计了一款5 Gbit/s大摆幅电压模发送器,输出信号差分眼图高度可达1.2 V。工作在1.2 V电压下的输出驱动器由28个相同的子驱动器并联而成,且每个子驱动器都包含权重按照二进制关系递增的4个驱动单元,从而实现了去加重控制与阻抗校...; 关键词：大摆幅电压模发送器去加重阻抗自校正抖动

A 5 Gb/s low area CDR for embedded clock serial links: 《Journal of Semiconductors》2015年第2期144-150,共7页李优吕俊盛周玉梅赵建中陈玉虎张锋; Project supported by the National High Technology Research and Development Program of China(No.2011AA010403);the National Natural Science Foundation of China(No.61474134);the National Science and Technology Major Project(No.2014ZX02302002); A multi-standard compatible clock and data recovery circuit （CDR） with a programmable equalizer and wide tracking range is presented. Considering the jitter performance, tracking range and chip area, the CDR employs...; 关键词：clock and data recovery frequency and phase tracking digital filter bang bang PD phase interpolator

A 3 Gb/s multichannel transceiver in 65 nm CMOS technology: 《Journal of Semiconductors》2015年第1期150-157,共8页张锋邱玉松; Project supported by the National High Technology Research and Development Program of China(No.2011AA010403);the National Natural Science Foundation of China(No.61474134); This paper describes a 65 nm 16-bit parallel transceiver IP macro, whose rate is 3 Gb/s with a 5 p F load including the HBM 2000 V ESD protection. Equalizers and clock data recovery modules, CRC checkers and8 b/10 b e...; 关键词：transceiver process variation low latency PLL

基于PCIE2.0的物理层弹性缓冲器设计被引量：3: 《计算机工程》2014年第10期71-75,共5页郑乾晏敏赵建中李优张锋; 国家"863"计划基金资助项目(2011AA010403); 弹性缓冲器是PCIE,USB等高速串行总线物理层接收器的重要组成部分,用于物理层接收器中恢复时钟与本地时钟的频率补偿和相位同步,对信号的传输质量起着重要作用。基于PCIE2.0协议,采用存储器常半满的实现方式,设计一款深度、宽度均为10...; 关键词：弹性缓冲器频率补偿 SKP指令集半满方式异步FIFO

国家高技术研究发展计划(2011AA010403)