深亚微米CMOS工艺

作品数：5被引量：8H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：王志功高鹏乔东海史再峰陈弘达更多>>
相关机构：东南大学中国科学院大学中国科学院天津大学更多>>
相关期刊：《科协论坛（下半月）》《电子与封装》《微电子学》《核电子学与探测技术》更多>>
相关基金：国家高技术研究发展计划天津市应用基础与前沿技术研究计划国家自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-5
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于深亚微米CMOS工艺输出单元电路研究
《核电子学与探测技术》2008年第6期1215-1218,共4页王明国 张为 杨宇 
国家自然科学基金资助项目(60576025);天津市应用基础及前沿技术研究计划重点项目(07JCZDJC06200)
详细分析了一种基于深亚微米CMOS工艺输出单元电路结构,并对其三个基本模块:输出驱动、电源噪声抑制和ESD保护进行了深入研究。综合考虑速度、功耗和芯片面积等因素,输出驱动采用两级反相器结构,同时根据短沟道理论,提出了确定器件尺寸...
关键词：I/O单元 输出驱动 SS0噪声抑制 ESD保护电路 
深亚微米CMOS工艺浮栅结构ESD保护电路设计
《科协论坛（下半月）》2008年第2期84-85,共2页黄静 
CMOS工艺进入到深亚微米时代,对电路的静电保护能力提出了极大的挑战,本报告在GGNMOS结构ESD保护电路的基础上,提出了一种浮栅结构的静电保护电路和其栅极反偏电路,分析了0.13μmCMOS工艺下浮栅结构NMOS的I-V特性分析和漏电流特性,结果...
关键词：静电放电(ESD) 浮栅结构 反偏电路 深亚微米 
一种应用于深亚微米CMOS工艺的ESD保护电路被引量：3
《电子与封装》2005年第8期27-31,22,共6页鲍剑 王志功 李智群 
本研究得到国家863计划射频与超高速芯片多项目圆片服务(2002AA1Z1711)支持
本文研究了一种基于动态栅极悬浮技术的ESD保护电路,并根据全芯片ESD防护的要求设计了试验电路。采用TSMC 0.18μm CMOS工艺实现了试验电路,测试显示芯片的ESD失效电压达到了7kV。
关键词：ESD ESD保护 动态栅极悬浮 
ASIC综合后的静态验证方法的研究被引量：4
《微电子学》2004年第1期56-59,共4页舒适 唐长文 闵昊 
　介绍了基于深亚微米CMOS工艺ASIC电路设计流程中的静态验证方法。将这种验证方法与以往的动态验证方法进行了比较,结果表明,前者比后者更加高效和准确。由此可以说明,静态验证完全可以取代动态验证,并且静态验证比动态验证更加适合超...
关键词：ASIC 静态验证方法 深亚微米CMOS工艺 电路设计 劝态验证 集成电路 
基于Cadence平台深亚微米CMOS工艺设计套件开发被引量：1
《电气电子教学学报》2001年第4期39-42,共4页谢婷婷 王志功 
结合集成电路后端设计流程 ,以美国 MOSIS多项目晶圆 ( MPW)计划提供的台湾半导体制造公司 ( TSMC)的 0 .35微米 CMOS工艺为例 ,对基于 Cadence平台 ,开发用于高频、高速模拟和模数混合集成电路设计的设计套件 ( Design Kit)进行了讨论。
关键词：深亚微米CMOS 设计套件 电路设计 CADENCE 集成电路 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部