HDL

作品数：1768被引量：4554H指数：22
导出分析报告
相关领域：医药卫生更多>>
相关作者：刘秉文傅明德郭志刚吴满平徐燕华更多>>
相关机构：四川大学武汉大学南华大学电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划美国中华医学基金国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=微电子学与计算机x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
PCI Express协议事务层设计与仿真被引量：3
《微电子学与计算机》2018年第9期64-69,共6页许川佩 李春丰 张培源 
PCI Express协议是一种高速的的串行总线协议,事务层是整个协议中重要的部分.针对海量数据实时传输的实现问题,本文对该协议事务层进行系统结构设计,主要实现事务层的数据发送,数据接收和信用流控制,以及对应用层接口和数据链路层接口...
关键词：PCI EXPRESS 事务层 VERILOG HDL 
RV32I控制单元设计与实现被引量：6
《微电子学与计算机》2018年第3期74-78,82,共6页张迅珍 梁青 李涛 
针对新型开源精简指令集架构RISC-V指令集,设计了一款支持32位基本指令集的处理器(RV32I),其外围电路包含快速存储(QMEM)、高速缓存(Cache)和双倍速率同步动态随机存储器(DDR)等存储设备,主要描述其控制单元的设计与实现.设计采用经典...
关键词：RISC-V CACHE DDR 三级流水线 有限状态机 VERILOG HDL 
基于硬件加速的实时仿真平台构建技术被引量：4
《微电子学与计算机》2016年第1期34-36,共3页孔璐 张涛 王金波 周珊 
国家重大专项(Y214010RN)
针对复杂可编程逻辑设计及验证过程中仿真速度过慢的问题,提出了基于硬件加速的实时仿真平台构建技术.将可综合的逻辑代码下载到硬件平台中,不可综合的测试程序运行在仿真器软件中,并通过接口函数实现软、硬件之间的数据交互.实验结果表...
关键词：FPGA 硬件加速 实时仿真 HDL 
片上网络分组混合并行仲裁器的设计被引量：2
《微电子学与计算机》2015年第3期104-108,共5页周文强 张金艺 周多 刘江 
国家"八六三"计划项目(2013AA03A1121;2013AA03A1122);上海市教委重点学科资助项目基金(J50104)
提出了适用于二维或三维片上网络的分组混合并行仲裁策略,该策略对仲裁输入请求个数进行分组处理并实现了并行计算,同时结合了matrix和round robin两种仲裁策略各自的优势.基于此策略,提出了2种分组混合并行仲裁器,有效地改善了片上网...
关键词：分组混合 片上网络 并行计算 参数化设计 VERILOG HDL 
ETC车载单元MAC控制器的设计与实现被引量：1
《微电子学与计算机》2014年第2期46-49,53,共5页李跃辉 景为平 张威 
国家自然科学基金项目(61201244);南通市科技计划项目(BK2012022);南通大学交通专项(10ZJ001);南通大学自然科学研究项目(10Z075)
对DSRC协议介质访问控制(MAC)子层进行了研究,采用Verilog HDL语言实现ETC车载单元MAC子层功能,并进行仿真和FPGA验证.最后经流片测试,结果表明设计的MAC控制器功能符合DSRC协议要求,为DSRC专用芯片的国产化打下坚实的基础.
关键词：电子收费 专用短程通信 介质访问控制 FPGA验证 VERILOG HDL 
基于FPGA实现传真图像处理算法的方法被引量：2
《微电子学与计算机》2013年第4期79-82,共4页刘军 龚云祥 金蕾 
陕西省重大产业化项目(2008ZKC02-11)
为了更快速地实现对传真图像的预处理,提出了以FPGA为平台的硬件传真图像处理算法.应用HDL硬件描述语言设计并实现中值滤波,边缘锐化.像域分离等图像处理算法.此外还提出了一种改进的快速中值滤波算法,通过验证表明,该算法不但加快了处...
关键词：FPGA传真图像处理 HDL 中值滤波 
一种兼容AMBA总线的实时高效静态存储管理IP的设计与实现
《微电子学与计算机》2012年第10期140-143,147,共5页王文丞 奉世玉 陈川 聂泽东 王磊 
设计了一种兼容AMBA2.0AHB总线的实时高效存储管理IP——静态存储管理IP.与虚拟存储管理技术相比,IP可以为实时系统芯片的高实时性提供良好的保障,它完成一次存储器访问最多需要2个时钟延时,最少可以达到0延时传输.同时它具有结构简单...
关键词：实时系统芯片 静态存储管理 AMBA2.0 AHB总线 VERILOG HDL 
基于FPGA的神经元相关性分析的设计与实现被引量：1
《微电子学与计算机》2012年第5期119-123,共5页刘培龙 黄乐天 林凌鹏 
国家自然科学基金项目(61006027)
利用Verilog HDL语言,Xilinx的ISE平台实现了神经元相关性分析的设计.首先对神经元相关性分析的理论和软件实现的方法进行了简单介绍,然后对相关性分析的主要模块进行了设计,最后用ModelSim进行了功能仿真和时序仿真,用ISE做了逻辑综合...
关键词：相关性分析 神经元 FPGA VERILOG HDL 
基于EP1K30QC208的直接数字频率合成器设计被引量：1
《微电子学与计算机》2009年第1期130-132,136,共4页卫铭斐 沈绪榜 于军琪 
讨论了几种不同类型的数字频率合成技术,对比了直接数字频率合成(DDS)和其他频率合成方法的优缺点.以FPGA为基础,采用硬件描述语言来设计一种新型的频率合成器.实验结果证明该直接数字频率合成器具有带宽很宽、相位噪声低、频率分辨率...
关键词：直接数字频率合成器 FPGA HDL 
一种自动生成状态机RTL代码的方法被引量：2
《微电子学与计算机》2008年第7期157-159,165,共4页詹璨铭 李广军 阎波 冯健 
集成电路设计中,状态机的代码实现具有一定规律性.根据该规律通过某种方法自动生成状态机RTL代码,可以提高设计设计效率.此项方法首先由Matlab中的Stateflow工具输入状态转移图,利用基于Tcl/Tk的软件提取其中有用信息,再进行状态机RTL...
关键词：EDA 状态机 TCL/TK VERILOG HDL 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部