测试生成器

作品数：12被引量：15H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：陈卫兵郁涵王义谈恩民钟波更多>>
相关机构：通用电气公司阜阳师范学院皇家飞利浦有限公司贵州师范大学更多>>
相关期刊：《微电子学与计算机》《电子测试》《电子质量》《仪器仪表学报》更多>>
相关基金：国家自然科学基金贵州省优秀科技教育人才省长资金项目贵州省科学技术基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
集成电路低功耗测试生成器的研究
《中北大学学报（自然科学版）》2011年第6期775-779,共5页王义 游子毅 
贵州省科学技术基金资助项目(黔科合J字[2009]2273号);贵州省科学技术基金资助项目(黔科合J字[2011]2211号);贵州省优秀科技教育人才省长专项资金(黔省专合字(2010)18号);贵州师范大学资助博士科研项目
分析了CMOS集成电路的功耗来源,介绍了CMOS集成电路的低功耗测试向量生成器的电路结构.为了减少被测电路内部节点的开关翻转活动率,提高相邻测试向量之间的相关性,研究了随机单输入跳变测试向量生成器和基于可配置二维线性反馈移位寄存...
关键词：集成电路测试 测试向量生成器 低功耗测试 随机单输入跳变 可配置2D-LFSR 
具有邻域子空间电路模块的低功耗测试设计被引量：5
《仪器仪表学报》2010年第1期137-142,共6页肖继学 谢永乐 陈光 胡兵 
国家自然科学基金(90407007);西华大学人才培养/引进基金(R0820207);四川省科技厅应用基础(05JY029-137);西华大学重点科研基金(2G0720901)资助项目
本论文提出了具有邻域子空间电路模块的基于累加器测试的低功耗测试方法。该方法将测试矢量进行伪格雷码编码以降低电路的开关活动率,从而减少测试功耗。FPGA实现的由3～2计数器构成的8位行波进位加法器的实验表明,该方法降低了约17%的...
关键词：低功耗 设计 测试生成器 
低功耗单输入跳变测试理论的研究被引量：4
《微电子学与计算机》2009年第2期5-7,共3页王义 傅兴华 
介绍一种随机单输入跳变(RSIC)低功耗测试方案.基本原理是在原线性反馈移位寄存器(LFSR)的基础上加入代码转换电路,对LFSR输出的随机测试向量进行变换,从而得到随机单输入跳变测试序列,可以在不损失故障覆盖率的前提下,降低被测电路的...
关键词：低功耗设计 测试生成器 随机单输入跳变 线性反馈移位寄存器 译码器 
伪单输入跳变测试序列的测试生成器设计
《沈阳工业大学学报》2008年第1期108-111,共4页陈卫兵 汤兰 
为降低内建自测试电路中的功耗,在分析内建自测试低功耗设计一般方法的基础上,从提高测试向量之间相关性的角度出发,提出了一种在不损失固定型故障覆盖率前提下降低测试功耗的BIST测试生成器设计方案.该方案在原始线性反馈移位寄存器的...
关键词：低功耗设计 内建自测试 测试生成器 线性反馈移位寄存器 伪单输入跳变 
新型I_(DDT)测试的BIST测试生成器设计
《电子质量》2007年第4期29-31,共3页刘莹莹 陈卫兵 
内建自测试(BIST)是一种有效降低测试开销的技术,在瞬态电流测试中得到了应用。本文给出了一种新型的瞬态电流测试BIST测试生成器设计方案,该设计可以产生所需要的测试向量对,同时具有硬件开销小的优点。
关键词：BIST 测试生成器 自动控制单元 瞬态电流测试 
基于低功耗及加权优化的BIST测试生成器设计实现被引量：3
《微电子学与计算机》2006年第12期26-29,共4页谈恩民 叶宏 
测试生成器TPG(TestPatternGeneration)的构造是BIST(Built-InSelf-Test)测试策略的重要组成部分。文章结合加权伪随机测试原理及低功耗设计技术,提出了一种基于低功耗及加权优化的BIST测试生成器设计方案,它根据被测电路CUT(CircuitUnd...
关键词：可测性设计 BIST 测试生成器 低功耗 加权伪随机测试 
一种新型混合模式BIST的低功耗设计
《电子质量》2006年第5期1-3,共3页赵明 陈卫兵 
本文提出了一种基于折叠集的test-per-clock结构的混合模式BIST设计方案,并且进行了低功耗的整体优化设计。该设计方案在电路结构上利用双模式LFSR将两部分测试生成器有机的进行了结合,针对伪随机测试序列与折叠测试序列两部分采用了不...
关键词：低功耗 BIST 测试生成器 双模式LFSR 伪随机测试序列 折叠测试序列 
一种混合模式BIST的低功耗设计
《国外电子测量技术》2006年第2期48-50,共3页陈卫兵 赵明 
针对一种基于折叠集的test-per-clock结构的混合模式BIST进行了低功耗优化设计。该设计方案针对伪随机测试序列与折叠测试序列采用了不同的方法来优化测试生成器,在电路结构上利用双模式LFSR将两部分测试生成器有机地进行了结合。
关键词：低功耗设计 BIST 测试生成器 LFSR 
基于FPGA的低功耗测试生成器的设计被引量：1
《中国仪器仪表》2006年第2期48-49,共2页陈卫兵 何娟 
文中介绍了一种以LFSR为基础的准单输入跳变序列测试生成器,并且利用EDA技术在FPGA芯片上进行了设计实现。为产生低成本、低功耗的电子系统测试信号提供了一种简单易行的方法。
关键词：EDA FPGA LFSR 伪随机序列 准单输入跳变序列 
一种新的低功耗BIST测试生成器设计被引量：4
《电子质量》2004年第11期62-63,共2页陈卫兵 
文章提出了一种在不损失固定型故障覆盖率的前提下降低测试功耗的BIST测试生成器设计方案,该方案在原始线性反馈移位寄存器的基础上添加简单的控制逻辑电路,对LFSR的输出和时钟进行调整,从而得到了准单输入跳变的测试向量集,使得待测电...
关键词：测试生成 BIST 功耗 故障覆盖率 线性反馈移位寄存器 测试向量 LFSR 开销 时钟 输入 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部