自测试

作品数：492被引量：812H指数：14
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：梁华国李佳王玮冰徐拾义谈恩民更多>>
相关机构：桂林电子科技大学合肥工业大学湖南大学哈尔滨工业大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家教育部博士点基金中国航空科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于可跨层重构LFSR的3D-SIC内建自测试方案
《微电子学与计算机》2025年第3期100-109,共10页陈田 罗蓓蓓 刘军 鲁迎春 
国家自然科学基金(62174048,62027815)。
针对三维堆叠集成电路(Three-Dimensional Stacked Integrated Circuits,3D-SIC)中测试面积开销和测试数据存储量大的问题,对于n层3D-SIC,提出了一种基于可跨层重构线性反馈移位寄存器(Cross-Layer Reconfigurable Linear Feedback Shif...
关键词：可跨层重构LFSR BIST 测试数据压缩 3D-SIC测试 
支持BIST的RS编解码器在国产FPGA上的设计与实现
《智能计算机与应用》2025年第1期171-177,共7页闻章 刘绍凯 
RS编码是一类应用广泛的纠错编码,由于有些国产FPGA平台未能提供该IP核的使用以及工程中在不同FPGA平台使用共享模块的需求,本文设计了一种低复杂度、低资源使用的RS编码器和RS解码器,提出了FPGA资源优化的方法,使用工具软件Matlab和Mod...
关键词：RS编码器 RS解码器 内建自测试 PRBS 国产FPGA 
128通道高精度时间数字变换模块设计
《原子核物理评论》2024年第4期1025-1032,共8页张仁祥 赵雷 秦家军 郭东磊 顾金亮 
国家自然科学基金资助项目(11722545);中国科学院青年创新促进会资助项目。
百皮秒精度的时间测量广泛运用于大型物理实验、激光测距、医疗影像等诸多领域。在这些领域中,时间数字变换(TDC)模块除了对时间精度有要求外,对集成度也有很高的要求,需要在有限的面积内实现多至百通道的TDC。考虑到模块使用前需要进...
关键词：时间数字变换 高精度多通道 自测试 
离散量采集模块自测试电路故障分析
《山西电子技术》2024年第6期12-14,47,共4页郭警涛 唐铂 程博 蔡云姗 
对离散量采集模块上电自测试电路故障进行了分析定位,该故障仅导致离散量输入信号自测试错误,不影响正常采集电路功能。通过数据采集分析,将故障定位为干扰触发了自测试电路中开关器件的闩锁,造成故障。对自测试电路进行改进,通过试验验...
关键词：离散量采集 自测试 闩锁 
大规模芯片内嵌存储器的BIST测试方法研究
《国外电子测量技术》2024年第5期18-25,共8页葛云侠 陈龙 解维坤 张凯虹 宋国栋 奚留华 
随着大规模芯片的块存储器(block random access memory,BRAM)数量不断增多,常见的存储器内建自测试(memory build-in-self test,Mbist)方法存在故障覆盖率低、灵活性差等问题。为此,提出了一种新的基于可编程有限状态机的Mbist方法,通...
关键词：大规模芯片 块存储器 存储器内建自测试 可编程存储器内建自测试控制器 故障覆盖率 
一种基于分压电路的绑定后TSV测试方法被引量：1
《微电子学与计算机》2024年第4期132-140,共9页刘军 项晨 陈田 吴玺 
国家自然科学基金(62174048)。
对硅通孔(Through Silicon Via,TSV)进行绑定后测试可以有效地提升三维集成电路的性能和良率。现有的测试方法虽然对于开路和桥接故障的测试能力较高,但是对于泄漏故障的测试效果较差,并且所需的总测试时间较长。对此,提出了一种基于分...
关键词：三维集成电路 硅通孔 绑定后测试 内建自测试 
可兼容四种March系列算法的PMBIST电路设计
《黑龙江大学自然科学学报》2024年第2期242-252,共11页杨鹏 曹贝 付方发 王海新 
国家自然科学基金资助项目(61504032)。
存储器是系统级芯片(System on chip,SoC)中最重要的组成部分之一,也是最容易出现故障的部件。存储器故障可能会导致整个SoC失效,对存储器进行充分的测试和验证是至关重要的。目前,主流的存储器测试方法是采用存储器内建自测试(Memory b...
关键词：静态随机存储器 故障模型 March系列+算法 存储器内建自测试 
一种用于信息处理微系统DDR互连故障的自测试算法
《微电子学与计算机》2024年第3期98-104,共7页徐润智 杨宇军 赵超 
为解决信息处理微系统中双倍速率同步动态随机存储器(Double Data Rate,DDR)复杂互连故障的检出效率和测试成本问题,通过分析DDR典型互连故障模式,将单个存储器件的自动测试设备(Auto Test Equipment,ATE)测试算法与板级系统的系统级测...
关键词：信息处理微系统 双倍速率同步动态随机存储器 互连故障 自测试 现场可编程门阵列 
基于新型BIST的LUT测试方法研究
《现代电子技术》2024年第4期23-27,共5页林晓会 解维坤 宋国栋 
针对FPGA内部的LUT资源覆盖测试,提出一种新型BIST的测试方法。通过改进的LFSR实现了全地址的伪随机向量输入,利用构造的黄金模块电路与被测模块进行输出比较,实现对被测模块功能的快速测试,并在Vivado 2018.3中完成了仿真测试。通过AT...
关键词：查找表 内建自测试 FPGA 故障注入 线性反馈移位寄存器 自动测试设备 
基于共享总线结构的存储器内建自测试电路
《半导体技术》2024年第2期158-163,200,共7页雷鹏 纪元法 肖有军 李尤鹏 
国家自然科学基金(62061010,62161007);广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061);广西八桂学者项目;广西高校中青年教师科研基础能力提升项目(2022KY0181);桂林市科技项目(20210222-1);桂林电子科技大学研究生创新项目;“认知无线电与信息处理”教育部重点实验室2022年主任基金。
随着片上系统处理的数据增多,数据存储器测试逻辑相应增加,在保证测试功能的同时减小测试电路面积是当下急需解决的问题。基于共享总线结构的存储器内建自测试(MBIST)电路,通过将多个存储器引脚信号进行复用的方式,对存储器进行层次化设...
关键词：共享总线结构 存储器内建自测试(MBIST) 逻辑存储器 测试电路面积 层次化设计 
全选清除导出
共50页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部