部分积

作品数：102被引量：51H指数：4
导出分析报告
相关领域：自动化与计算机技术电子电信更多>>
相关作者：刘伟强王成华李国林胡毅谢翔更多>>
相关机构：南京航空航天大学国防科学技术大学西安电子科技大学清华大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家重点实验室开放基金上海市教育委员会重点学科基金江苏省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 主题=乘法器x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于新型部分积生成器和提前压缩器的乘法器设计被引量：2
《电子与封装》2023年第11期87-92,共6页蔡永祺 李振涛 万江华 
为了提高乘法器性能,采用基4 Booth编码算法设计Booth编码器,使用华莱士树压缩结构设计16 bit有符号数乘法器;针对部分积生成的复杂过程提出一种新的部分积生成器,同时进行部分积的产生与选择,提高了部分积生成效率;针对压缩过程中的资...
关键词：乘法器 BOOTH编码 部分积 压缩器 
一种低开销的近似乘法器设计
《小型微型计算机系统》2021年第12期2666-2671,共6页谢迎娟 折夏煜 褚嘉敏 王亮 蔡莉 王海滨 韩光洁 
国防科工局抗辐照应用技术创新中心重点项目(KFZC2020010401)资助;中央高校基本科研业务费项目(B200202216)资助。
基于精确二进制乘法器,提出了操作数裁剪方法和低开销部分积累加算法,设计了一种新型近似乘法器.对于8位和10位二进制乘法器,该近似乘法器将部分积累加步骤分别减少约42.8%和56%.另外,对比了不同乘法器的误差特性和开销.误差特性结果显...
关键词：乘法器 近似计算 部分积 低开销 
基于新型booth选择器和压缩器的乘法器设计被引量：7
《微电子学与计算机》2020年第3期5-8,共4页王佳乐 胡越黎 
为了优化乘法器关键路径延时并减少电路面积,提高乘法器的整体性能.本文在运用基4booth算法的基础上,针对部分积生成器延时相对较大的问题,提出了一种新型的booth选择器,用于提高部分积生成的效率.同时,本文又提出一种新型的4-2部分积...
关键词：booth选择器 4-2压缩器 乘法器 部分积 
一种改进乘法器的设计与实现
《绵阳师范学院学报》2019年第2期37-41,58,共6页杨湲 
四川省教育厅科研基金重点项目(15ZA0145)
根据移位相加原理,设计了常见的乘法器,并在此基础上做了两点改进.第一步通过调用条件加法器、条件移位寄存器,以此来减少部分积的加法运算;第二步通过对乘法器的前端处理,进一步减少条件加法器的调用次数,以此来提高运算速度.系统采用...
关键词：移位相加 乘法器 部分积 模块化设计 运算速度 
适用于数字信号的多路复用器辅助并行乘法器
《福建师大福清分校学报》2018年第2期31-36,共6页王锦毅 
介绍一种可在信号处理期间所进行的乘法运算中,作为构造块适用于有符号数和无符号数字的新型多路复用器辅助并行乘法器(MAPM),.所提出的并行乘法器需要N/2级运算才能生成N/2个部分积,其随后可以使用华莱士树加法器(WTA)进行相加.在延迟...
关键词：布斯乘法器 并行乘法器 基于分离器的并行乘法器 华莱士树乘法器 部分积 
54位高速冗余二进制乘法器的设计被引量：2
《微电子学与计算机》2014年第4期140-143,共4页崔晓平 高鹏辉 尹洁珺 丁晶 李启 
冗余二进制(RB)数是一种有符号数的表示方法,利用冗余二进制算法的进位无关特性和规整的结构,可以设计高速RB并行乘法器.系统地研究了RB乘法器的算法和结构,给出了基于修正Booth算法,RB部分积压缩树和RB-NB转换器的54b乘法器的设计过程...
关键词：冗余二进制乘法器 布斯编码 部分积 并行前缀加法器 
基于改进的布斯算法FPGA嵌入式18×18乘法器被引量：1
《现代电子技术》2012年第8期154-156,共3页王鲁豫 陈春深 国磊 
设计了一款嵌入FPGA的乘法器,该乘法器能够满足两个18b有符号或17b无符号数的乘法运算。该设计基于改进的布斯算法,提出了一种新的布斯译码和部分积结构,并对9-2压缩树和超前进位加法器进行了优化。该乘法器采用TSMC 0.18μm CMOS工艺,...
关键词：布斯算法 部分积 9-2压缩 两级超前进位加法器 
基于Radix-4 Booth编码的乘法器优化设计被引量：5
《计算机工程》2012年第1期233-235,共3页陈海民 李峥 谢铁顿 
国家自然科学基金资助项目(61072047);郑州市创新型科技人才队伍建设工程基金资助项目(096SYJH21099);现代通信国家重点实验室基金资助项目(9140C1106021006)
传统Radix-4 Booth编码在负值部分积生成过程中会产生大量求补操作,影响乘法器的工作效率。为此,提出一种重组部分积的乘法器优化设计。通过增加一个"或"门运算以及重组硬连线,避免求补过程中的加法运算,并且未产生多余的部分积。在32...
关键词：Radix-4Booth编码 乘法器 部分积 关键路径延迟 芯片面积消耗 
多位乘法器的多阶Booth算法的实现被引量：2
《天津城市建设学院学报》2009年第1期68-70,共3页李振刚 
讨论分析了传统Booth算法及改进二阶Booth算法的特点,提出一种适合多阶算法的一般通式及部分积的实现方法,可根据乘数的位宽采用不同的阶,一次扫描多位相邻的乘数位,由此最大限度地减少了部分积的数目,提高了乘法器的运算速度.
关键词：乘法器 BOOTH算法 部分积 
基于改进波兹编码的符号位快速处理算法
《电子技术应用》2006年第8期96-98,101,共4页丁俊 赵峰 
基于改进波兹编码的乘法器设计中,在处理部分积累加时,为了提高速度、减小面积,可以单独对符号位扩展部分进行优化处理。本文就符号位扩展运算提出了一种使用‘或’-‘异或’处理的快速算法。该方法有效地减少了门的使用数量,提高了处...
关键词：乘法器 改进波兹算法 部分积 符号位扩展阵列 
全选清除导出
共2页<12>
检索报告 对象比较 聚类工具 使用帮助 返回顶部