亚微米

作品数：1399被引量：2347H指数：14
导出分析报告
相关领域：电子电信更多>>
相关作者：郝跃任红霞董鹏陈胜利傅小明更多>>
相关机构：中国科学院清华大学浙江大学西安电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家重点基础研究发展计划国家高技术研究发展计划国家教育部博士点基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=中国集成电路x
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
SOC设计中一种提取翻转率用于IR-drop分析的方法
《中国集成电路》2021年第7期27-29,共3页欧阳邦见 
0引言在高性能的SOC(System On Chip)芯片设计中,需要将IR-drop(电压降)控制在很小的范围内,否则,在深亚微米下如果power network做得不够好,就会出现芯片不能工作或者工作不正常的情况。在芯片设计的pre-layout(预布局)阶段,芯片设计...
关键词：芯片设计 电压降 深亚微米 SOC设计 翻转率 
新一代高性能并行电路仿真工具被引量：1
《中国集成电路》2016年第10期39-41,54,共4页杨柳 
模拟电路后仿面临严峻挑战 随着集成电路的工艺进入深亚微米阶段,电路设计规模急剧增加,设计工艺复杂度也不断提高。另一方面,产品上市周期变得越来越短,不仅仅要实现功能,还需要综合考虑功耗、时序、寄生参数等对电路的影响,后端验证...
关键词：模拟电路 电路仿真 寄生参数 SPICE 设计验证 深亚微米 功能验证 上市周期 器件模型 晶体管级 
基于深亚微米工艺的高速高匹配低功耗ADC的设计
《中国集成电路》2012年第6期64-68,73,共6页吴宾 杨伟民 王浩南 
本文介绍了一款基于65纳米工艺研制的、采样频率可达到2GHz的、结构新颖的高速、高匹配、低功耗的ADCIP核设计,文中着重阐述了这款ADC的设计目标、功能要求、设计方法、系统结构和关键技术,对设计中的关键问题进行了分析,并给出了这款FL...
关键词：高速 高匹配 低功耗 ADC IP 
超深亚微米数字电路的低功耗设计被引量：1
《中国集成电路》2011年第5期25-30,52,共7页李诗勤 
随着集成电路逻辑复杂度日益提高,而工艺尺寸进入了超深亚微米数量级,低功耗设计已经成为整个SOC设计中关键的问题之一。电源电压是影响功耗的最重要因素,而阈值电压、体偏压和时钟频率也对功耗有影响。目前,对于数字电路,已经研发出一...
关键词：超深亚微米 动态功耗 静态功耗 多阈值电压CMOS 多电源电压 动态电压频率调制 状态可保持的电源门控 通用功耗格式 
深亚微米SOC功耗和噪声解决方案——2010 Apache Design Solution技术研讨会成功举行
《中国集成电路》2011年第1期1-1,共1页
由业界顶尖的全面性电源与噪声分析平台解决方案提供商Apache Design Solution举办,中国集成电路协办的“Apache 2010技术研讨会”于12月14日在上海张江博雅酒店成功举行。此次研讨会主题为“深亚微米SoC功耗和噪声解决方案”，旨在为...
关键词：APACHE 技术研讨会 噪声分析 深亚微米 功耗 SOC 软件工具 设计实例 
深亚微米下芯片后端物理设计方法学研究被引量：5
《中国集成电路》2010年第2期30-35,49,共7页曾宏 
随着摩尔定律的发展,90/65nm工艺下的大规模芯片越来越多,后端物理设计变得更加复杂,遇到了很多新问题,如高集成度、层次化设计、泄漏功耗、多角落-多模式、串扰噪声等,签收的标准也发生了变化。因此必须改进物理设计方法学,适应新的情...
关键词：90/65nm 后端设计 集成度 层次化设计 串扰噪声 多模式-多角落 泄漏功耗 动态电压降 签收 
超深亚微米IC设计中的天线效应被引量：1
《中国集成电路》2008年第4期50-54,共5页李蜀霞 刘辉华 赵建明 何春 
本文主要分析了超深亚微米集成电路设计中天线效应产生机理及其消除方法,同时还给出了天线比率的具体计算方法。将这些方法应用于雷达信号处理SOC芯片后端设计中,解决了设计中存在的天线效应问题,保证了一次流片成功。
关键词：天线效应 栅氧 超深亚微米 
基于深亚微米MOS器件沟道的热噪声浅析被引量：1
《中国集成电路》2007年第12期63-66,共4页曾献芳 
随着MOS器件工艺尺寸的不断减小,其不断增高的单位增益截止频率足以满足射频/模拟电路的工作要求。然而,随着沟道长度的变短,沟道噪声对电路的贡献增大,噪声是电路关注的主要性能之一。由于二级效应,经典的长沟道噪声模型不再精确。本...
关键词：深亚微米 热噪声 短沟道 载流子 
深亚微米ESD保护器件GGNMOS性能分析与设计被引量：2
《中国集成电路》2007年第12期46-50,58,共6页薛婧 肖立伊 曾名志 
本文采用MEDICI作为集成电路ESD保护常用器件—栅极接地NMOS管(GGNMOS)ESD性能分析的仿真工具,综合分析了各种对GGNMOS的ESD性能有影响的因素,如衬底掺杂、栅长、接触孔距离等,为深亚微米下ESD保护器件GGNMOS的设计提供了依据。通过分...
关键词：ESD MEDICI 深亚微米GGNMOS 
ASIC设计技术及其发展研究被引量：3
《中国集成电路》2006年第10期15-20,42,共7页姚亚峰 陈建文 黄载禄 
对ASIC设计的工作流程和相关工具软件进行了简要介绍,并概括了ASIC设计的发展过程和较新趋势,以促进大家对芯片设计领域的认识和了解。
关键词：ASIC设计 设计成本 深亚微米工艺 时钟树 发展研究 时序仿真 设计输入 COMPILER 可测性设计 硬件描述语言 
全选清除导出
共5页<12345>
检索报告 对象比较 聚类工具 使用帮助 返回顶部