SOI工艺

作品数：82被引量：86H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：刘军董业民单毅孙玲玲顾祥更多>>
相关机构：中国科学院大学中国科学院中国电子科技集团第五十八研究所杭州电子科技大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家科技重大专项中国科学院重点部署项目国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于45 nm CMOS SOI工艺的毫米波双频段低相噪压控振荡器设计
《电子学报》2024年第7期2161-2169,共9页陈喆 王品清 周培根 陈继新 洪伟 
国家重点研发计划(No.2020YFB1804904);国家自然科学基金(No.62188102,No.62171128)~~。
本文基于45 nm互补金属氧化物半导体绝缘体上硅工艺(Complementary Metal Oxide Semiconductor Silicon On Insulator,CMOS SOI)设计了一款支持5G毫米波24.25~27.5 GHz和37~43.5 GHz双频段的低相位噪声压控振荡器(Voltage Controlled Os...
关键词：互补金属氧化物半导体绝缘体上硅工艺 压控振荡器 5G毫米波 双频段 
基于0.15μm SOI工艺的耐高温短沟器件设计与实现
《固体电子学研究与进展》2024年第3期258-263,共6页顾祥 张庆东 纪旭明 李金航 常瑞恒 
国家重点研发计划资助项目(2021YFB3202700)。
绝缘体上硅(Silicon on insulator,SOI)技术在200~400℃高温器件和集成电路方面有着广泛的应用前景,但对于沟道长度≤0.18μm的短沟道器件在200℃以上的高温下阈值电压漂移量达40%以上,漏电流达μA级,无法满足电路设计要求。本文研究了...
关键词：绝缘体上硅 阈值电压 漏电流 短沟道 栅诱导漏极泄漏电流 
一种基于22 nm FDSOI工艺的低噪声快速锁定电荷泵锁相环被引量：1
《微电子学与计算机》2024年第1期126-132,共7页侯灵岩 刘云涛 方硕 王云 
国家自然科学基金重大仪器研制项目(62027814);广东省平台项目(2019B090909006)。
基于22 nm全耗尽绝缘体上硅(Fully Depleted Silicon-On-Insulator,FDSOI)工艺设计了一种能够快速锁定的电荷泵锁相环(Charge Pump Phase Locked Loop,CPPLL)电路,该锁相环利用FDSOI器件背栅偏置的特点来提升压控振荡器性能,采用了无死...
关键词：低噪声锁相环 电荷泵锁相环 锁定时间 环形振荡器 全耗尽绝缘体上硅(FDSOI) 
一种高可靠性三相全桥IGBT驱动电路的设计被引量：4
《自动化与仪表》2023年第9期1-5,共5页邢鑫怡 程心 王柯凡 金超 
安徽省自然科学基金项目(2108085MF226)。
该文基于X-FAB 1.0μm高压SOI工艺,提出一种适用于600 V高压下的三相全桥IGBT驱动电路,包括输入接口电路、死区时间产生电路、高低压电平位移电路以及其它保护电路。其中针对输入信号可能同时有效的问题,设计了一种可以对输入信号的错...
关键词：IGBT驱动电路 三相全桥 SOI工艺 电平位移 
深亚微米SOI工艺高压ESD器件防护设计被引量：1
《电子与封装》2023年第9期45-49,共5页朱琪 黄登华 陈彦杰 刘芸含 常红 
江苏省博士后科研资助计划(2019K117);江苏省青年基金(BK20200167)。
绝缘体上硅(SOI)工艺具有隔离面积小、隔离性能良好等特点,在功率半导体领域已被广泛采用。基于深亚微米SOI工艺技术节点和100V以上高压器件的特性,高压静电放电(ESD)器件稳健性弱的问题已成为ESD防护设计的技术难点之一,高压ESD防护器...
关键词：高压ESD器件 绝缘体上硅工艺 开放式基极堆叠三极管 
22nm FDSOI工艺SRAM单粒子效应的重离子实验研究被引量：2
《原子能科学技术》2022年第3期537-545,共9页赵雯 赵凯 陈伟 沈鸣杰 王坦 郭晓强 贺朝会 
国家自然科学基金重大项目(11690043,11690040)。
针对22 nm全耗尽绝缘体上硅(FDSOI)工艺静态随机存储器(SRAM)开展了重离子实验,对比了不同加固设计的FDSOI SRAM的抗单粒子翻转(SEU)和多单元翻转(MCU)能力,分析了读写错误致存储阵列MCU的效应表征和作用机制,揭示了衬底偏置对FDSOI SRA...
关键词：单粒子效应 重离子 全耗尽绝缘体上硅 静态随机存储器 
基于CMOS SOI工艺的低插入损耗的射频开关设计被引量：1
《集成电路应用》2022年第2期1-3,共3页肖磊 
基于0.13μm RF SOI CMOS工艺,提出了一种应用于LTE;DD/FDD接收发射模块的低插入损耗的单刀双掷(SPDT)射频开关电路。该电路通过使用绝缘体上硅(SOI)工艺,以及特殊的MOS器件,让设计的开关具有比传统CMOS器件拥有更好的隔离性能,同时实...
关键词：集成电路设计 SOI工艺 单刀双掷开关 输入损耗 隔离度 
用于新一代蓝牙BLE系统的22nm CMOS SOI工艺E类功率放大器设计
《电子技术（上海）》2021年第12期1-3,共3页阮颖 
阐述22nm CMOS SOI工艺设计一款用于新一代蓝牙BLE5.2系统的E类功率放大器,它采用两级差分结构,由三级反相器级联的缓冲器和Cascode晶体管堆叠结构的功率级构成,有效地防止功率晶体管击穿同时,提高了功率放大器的效率。仿真表明,在2.4~2...
关键词：集成电路设计 功率放大器 BLE SOI 
深亚微米SOI工艺ESD防护器件设计被引量：2
《电子与封装》2021年第5期56-62,共7页米丹 周昕杰 周晓彬 何正辉 卢嘉昊 
在集成电路设计领域,绝缘体上硅(SOI)工艺以其较小的寄生效应、更快的速度,得到广泛应用。但由于SOI工艺器件的结构特点及自加热效应(SHE)的影响,其静电放电(ESD)防护器件设计成为一大技术难点。当工艺进入深亚微米技术节点,基于部分耗...
关键词：深亚微米 SOI工艺 自加热效应 ESD防护器件 栅控二极管 
基于130nm SOI工艺数字ASIC ESD防护设计被引量：3
《半导体技术》2021年第4期279-285,共7页米丹 周昕杰 周晓彬 
绝缘体上硅(SOI)工艺具有寄生电容小、速度快和抗闩锁等优点,成为低功耗和高性能集成电路(IC)的首选。但SOI工艺IC更易受自加热效应(SHE)的影响,因此静电放电(ESD)防护设计成为一大技术难点。设计了一款基于130 nm部分耗尽型SOI(PD-SOI...
关键词：深亚微米 绝缘体上硅(SOI)工艺 全芯片 静电放电(ESD)防护 电源钳位 人体模型 
全选清除导出
共8页<12345678>
检索报告 对象比较 聚类工具 使用帮助 返回顶部