深亚微米集成电路

作品数：28被引量：77H指数：4
导出分析报告
相关领域：电子电信更多>>
相关作者：刘波张彦坡林黎蔚王阳元鲁瑞兵更多>>
相关机构：上海交通大学西安电子科技大学复旦大学浙江大学更多>>
相关期刊：《瞭望》《微电子技术》《微电子学》《上海交通大学学报》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划美国国家科学基金国家部委预研基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种单粒子翻转机制及其解决方法被引量：2
《信息与电子工程》2012年第3期355-358,共4页王亮 岳素格 孙永姝 
针对某款超深亚微米专用集成电路(ASIC)出现的异常单粒子翻转现象,分析了导致异常翻转的机制,针对这种机制提出了2种解决方法,并给出了2种解决方法的适用范围。重离子试验结果表明,采用新方法实现的时序逻辑具备更高的翻转阈值和更低的...
关键词：单粒子翻转 单粒子瞬态 时序单元电路 抗辐射加固 超深亚微米集成电路 
深亚微米集成电路静态功耗的优化被引量：6
《微计算机信息》2005年第12Z期138-141,共4页石乔林 李天阳 田海燕 
随着工艺的发展,器件阈值电压的降低,导致静态功耗呈指数形式增长。进入深亚微米工艺后,静态功耗开始和动态功耗相抗衡,已成为低功耗设计一个不可忽视的因素。针对近年来提出的各种降低静态功耗的设计方法,本文进行了总结。对源极反偏...
关键词：静态功耗 亚阈值电流 阈值电压 集成电路 
深亚微米集成电路中的ESD保护问题被引量：2
《电子与封装》2005年第10期26-31,共6页王勇 李兴鸿 
本文对深亚微米工艺所引起的集成电路抗静电能力下降的原因和传统保护电路设计的缺陷进行了深入的阐述,从制造工艺、保护电路元件和保护电路结构三方面对深亚微米集成电路中的ESD
关键词：深亚微米集成电路 ESD保护 
超深亚微米集成电路可靠性技术
《电子产品可靠性与环境试验》2005年第B12期56-59,共4页恩云飞 孔学东 
就超深亚微米集成电路中高k栅介质、金属栅、Cu/低k互连等相关可靠性热点问题展开讨论,针对超深亚微米集成电路可靠性问题,提出可靠性设计、生产过程的质量控制、可靠性评价与失效分析是集成电路可靠性综合评价与保证的核心思想,为产品...
关键词：超深亚微米集成电路 可靠性 高K栅介质 金属栅 Cu/低k互连 
深亚微米集成电路设计中串扰分析与解决方法被引量：3
《计算机工程与科学》2005年第4期102-104,共3页马剑武 陈书明 孙永节 
本文介绍了深亚微米集成电路设计中串扰的成因及其对信号完整性的影响,论述了串扰分析和设计解决的一般方法,对于实际设计具有一定的理论指导意义和应用参考价值。本文最后指出了我们工作的进一步研究方向。
关键词：深亚微米集成电路 电路设计 信号完整性 串扰分析 
超深亚微米集成电路的铜互连技术布线工艺与可靠性被引量：5
《西安电子科技大学学报》2005年第1期56-59,共4页杜鸣 郝跃 
国家863高科技项目支持研究项目(2003AA1Z1630)
随着VLSI器件特征尺寸的缩小,对互连集成技术提出了新的要求.铜作为新的互连线材料,能够有效地减小互连延时,提高互连性能.论述了铜互连技术中低k介质材料、势垒层材料以及铜互连布线的大马士革工艺.提出当通孔倾斜角为20°、Ta为势垒...
关键词：铜互连技术 低K介质材料 工艺可靠性 
基于互连的一种FPGA最优功耗延时积设计被引量：2
《西安电子科技大学学报》2004年第1期32-35,共4页马群刚 杨银堂 李跃进 
国家部委预研基金资助项目(41308010205);教育部跨世纪优秀人才培养基金资助项目
为了有效地解决困扰现场可编程门阵列发展的功耗延时积问题,采用集成电路互连的分段式结构和低压摆电路,提出了一种基于互连的最优功耗延时积现场可编程门阵列设计方法.对于产生传输线效应的现场可编程门阵列互连,通过优化互连的段数,...
关键词：现场可编程门阵列互连 RLC模型 分段式结构 低压摆电路 功耗延时积 深亚微米集成电路 
超深亚微米单元工艺库快速表压缩方法被引量：2
《微电子学》2004年第1期41-44,47,共5页栾志国 严晓浪 罗小华 葛海通 
国家自然科学基金资助项目(90207002)
　针对超深亚微米集成电路工艺库中的快速查表模型,提出了一种新的曲面拟合方法,实现了表压缩。从建立相应的数学模型入手,提出一种完备的表压缩方法。试验结果表明,在指定表大小的前提下,此压缩方法能在整体上得到相当小的偏差。
关键词：超深亚微米单元工艺库 快速表压缩模型 超深亚微米集成电路 曲面拟合 表压缩 
深亚微米集成电路中的连线分割和缓冲器插入被引量：1
《上海交通大学学报》2002年第3期323-327,共5页白宁 林争辉 
美国国家科学基金资助项目 ( 5 978East Asia andPacific Program -96 0 2 485 )
为在一定的时间限制下得到最少的缓冲器插入数目和连线分段数目 ,提出了一种深亚微米电路设计方法 .该方法通过将传统的可变尺寸驱动连线模型改为缓冲器连线分段模型 ,得到了最优的缓冲器插入数目和连线分段数目 .实验结果表明 ,在不同...
关键词：深亚微米集成电路 连线分割 缓冲器插入 
深亚微米集成电路用硅单晶材料被引量：3
《材料导报》2002年第2期1-4,71,共5页杨德仁 阙端麟 
国家自然科学基金(No.50032010)
由于经济和技术的发展,深亚微米集成电路要求硅单晶材料向大直径和无(少)缺陷方向发展。综述了深亚微米集成电路用硅单晶材料的研究和发展,指出对于已开始应用的300毫米硅单晶而言,磁场拉晶、计算机模拟、线切割、双面抛光等工艺成为大...
关键词：集成电路 缺陷 金属杂质 半导体材料 氮 掺杂 控制技术 硅单晶 
全选清除导出
共3页<123>
检索报告 对象比较 聚类工具 使用帮助 返回顶部